This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/752749/lmk04806-lmk04806-set-up
戴尔
我想按如下方式设置 LMK04806。
有可能吗？
您好、Henry、 这很有可能。 但是、您应该使用与2457.6MHz 更相关的 VCXO 频率、以便 PLL2以更高的相位检测器频率运行。 这将使 LMK04806能够以更低的 PLL 噪声更"高效"地运行。 使用倍频器后、即使使用12.288MHz 的 VCXO、也能以24.576MHz 的相位检测器频率运行。 为了获得最佳性能、我可能建议使用122.88 MHz。 我通常认为>= 100MHz 以获得最佳性能。 对于 PLL1、我通常选择大约1MHz 的相位检测器频率。 此外、我还会尝试使用400 uA 的更高电荷泵电流。 一般而言、考虑到要实现的消除抖动环路带宽、选择尽可能高的电荷泵电流时、环路滤波电容器不会变得过大。 如果相位检测器频率足够低、例如< 50kHz 至100kHz、则电荷泵增益足够低(例如100uA)、VCXO 输入泄漏足够高(输入阻抗~100kohm)。 您可能会发现 PLL1 DLD 不会置位、因为 PLL1 CP 会被打开很多以保持锁定状态、以至于它会被骗以为已失锁。 另请参阅有关选择环路带宽的 e2e 文档 、e2e.ti.com/.../664163.aspx对于您的输出、请考虑将245.76 MHz 组合在一起、以帮助通过频率规划避免杂散。 这意味着尽可能将相同的频率组合在一起、以避免直接串扰。 您有很多不同的频率、因此您可以做的事情将受到限制、但是... 对于频率规划建议、我认为 CLKout2/3/4/5是隔离性最高的、 CLKout0/1/10/11是隔离性第二高的、最后是隔离性最低的 CLKout6/7/8/9。 73、 Timothy
