This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM61001:时钟输入要求

Guru**** 2553260 points
Other Parts Discussed in Thread: CDCM61001

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/736637/cdcm61001-clock-input-requirements

器件型号:CDCM61001

你好、

我使用 CDCM61001在电路板上生成200MHz 时钟。 我使用的基准是 ABM3B-25.000MHZ-10-1-U-T  您将找到时钟生成部分的原理图。

我测量的输出时钟似乎比我预期的稳定、跳频为130kHz、我怀疑第一个因素是我的参考时钟、其额定频率为10ppm。 我并不完全了解如何计算分流电容 C1、因此未能找到任何解释此设计选择的实用文档。 我也不确定我选择的 XO 是否可接受。

是否可以向我解释如何根据 CDCM61001的要求选择合适的基准振荡器和并联电容器? 如果能了解到我的时钟为什么不像预期的那么稳定、也会很感激。

谢谢你。

此致、

字符

e2e.ti.com/.../Clock-Generation.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Charl、

    是否可以移除 C1并再次测量? 您如何测量晶体稳定性?
    晶体的额定负载电容与片上负载电容相匹配、因此无需额外的负载电容。

    您选择的晶体看起来正常。 您可以使用数据表中的公式2来估算晶体在给定晶体动态电容的情况下由于负载电容不匹配而产生的频率误差。

    此致、
    通道
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    非常感谢您的响应、并澄清了晶体的负载电容需要与片上负载电容的负载电容相互作用。

    我移除了 C1电容器、并且没有看到稳定性发生明显变化。 我将使用差分探头在 R7上进行测量、由于我们使用 LVPECL、因此未填充该探头。 随附时钟频率测量以及抖动测量的屏幕截图。

    我尝试使用数据表中的公式、但遗憾的是、我在数据表的任何位置都找不到晶体的动态电容。  

    此致、

    字符  

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、

    您是否能够进一步了解我对您问题的回答?

    任何进一步的援助都将不胜感激。

    此致、
    字符

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charl、

    建议使用频率计数器或相位噪声分析器而不是示波器来测量稳定性。 这些仪器可以提供更精确的频率测量。 为了测量低至 ppm 级别的精度、我建议频率计数器的分辨率至少为1Hz。

    您可以测量 OSC_OUT 以检查基准的稳定性。 您选择的晶体为+/-10ppm、因此我希望 OSC_OUT 频率计数器的测量值为24.999750 MHz 至25.000250 MHz (取决于测试的晶体样本)。 您可能需要为频率计数器/相位噪声分析器提供精确的外部参考时钟输入、以获得最佳结果。

    之后、您可以测量 OUTP/N 晶振为+/-10ppm、因此我预计 OUT/N 输出频率测量值为199.998000 MHz 至200.002000 MHz (取决于测试的晶振采样)。

    此致、
    通道