[参考译文] TPL5111：该器件是否可用作自由运行的10Hz 时钟源？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/740689/tpl5111-can-this-device-be-used-as-a-free-running-10hz-clock-source

器件型号：TPL5111

通过阅读数据表尚不清楚、但我需要一个低频、极低功耗的振荡器。如果引脚3 *(延迟)通过500欧姆电阻器接地、并且引脚6 (EN/One_Shot)被拉至高电平、是否可以将此芯片配置为执行此操作？

7 年多前

0 admin 7 年多前

TI__Guru**** 2540720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark、您好！

根据我对数据表的理解、您提到的配置将生成10Hz 时钟。您将没有"一"脉冲、并且时钟的占空比将会发生50%、因为输出的高电平时间是提示- 50ms。提示在本例中为100ms、因此高电平持续50ms、低电平持续50ms。

我认为您的困惑/担忧来自图8末尾的事实、即 DRVn 线路保持低电平。我的理解应该会像图11中的理解那样提高。请注意、数据表指出：

7.3.1 DRVn

DRVn 引脚可连接到 LDO 或直流/直流转换器的使能输入。 DRVn 上产生的脉冲等于设定的时间间隔周期(TIP)减去50ms。如果在 TIP 之前从 μ μC 接收到 DONE 信号、则时间更短–50ms。如果在 TIP–50ms 内未接收到 DONE 信号、则 DRVn 信号将在下一个周期开始之前的 TIP 的最后50ms 内处于低电平。

如果不正确、我会给出建议。否则、我们将更新数据表以阐明图8。

请注意、您的时钟精度将为+/- 10ms、这也可能会略微影响您的占空比。

73、
Timothy

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] TPL5111：该器件是否可用作自由运行的10Hz 时钟源？