请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK00101 主题中讨论的其他器件： LMK00301、 LMK04808、 LMK01010、 LMK01020
您好！
我们正在设计多通道数据采集系统。 ADC 将分布在多个(目前为8个)子板上、而参考时钟将在主板上生成。 使用的 ADC 具有单端时钟输入、时钟将由 OCXO 生成。
有两个将时钟分配给子板的选项
方案1：使用时钟分配芯片将单端输出(来自 OCXO)转换为差分、将不同输出路由为主板上的差分信号、并使用适当的转换器将它们转换回单端。
选项2：使用时钟单端时钟分配芯片将不同输出作为单端信号路由到主板上、并将其直接馈送到转换器。
问题如下：
必须最大程度地减小每个子板上的时钟偏差、以便以同步方式进行转换。 LMK00101具有非常低的时钟偏移、似乎是理想的选择。
但是、我们不知道在主板上路由单端时钟的影响(噪声与时钟耦合)。
理论解决方案是差分信令(例如 LMK00301)。 第一个不足是输出偏斜、对于 LMK00301而言、偏斜较高。 这种方法的另一个问题是使用另一个器件、该器件将差分时钟转换为转换器上的单端时钟。 此类器件的部件间偏移非常高、更不用说产生的附加抖动。 换言之、差动信号会增加更多附加抖动、同时在传输过程中保护时钟并使同步过程复杂化。
这些转换器将连接到 FPGA、因此问题的窄带宽解决方案是通过延迟 FPGA 中的数字化信号来补偿时钟偏差、但宽带宽问题仍然存在。
此外：时钟偏差与时钟频率无关、因此为了实现更好的同步、使用频率较低的时钟是否更智能(转换器具有内置 PLL 以生成所需时钟)？
期待您的宝贵意见、感谢您抽出宝贵的时间、
