• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 338 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE62002：无法输出时钟

admin
Guru**** 2526700 points
Other Parts Discussed in Thread: CDCE62002

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/670346/cdce62002-fails-to-output-a-clock

器件型号：CDCE62002

您好！

我们有一个采用148.5MHz 输入时钟的设计、我正在尝试让 CDCE62002生成100MHz 输出时钟-我将来会希望使用不同的输出时钟、但现在我正在尝试获取100M。 我已经尝试了各种写入寄存器的序列、在写入寄存器之前将 PD 位设置为1、在写入寄存器之后将 PD 位设置为0、发出 PLLRESET 等  似乎什么都不起作用-我在器件的输出上没有得到 PLL_LOCK 或时钟。 有人能不能总结所需的寄存器序列来获得输出时钟-我看到不同人推荐的冲突序列。

谢谢

Peter

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Peter、

    我假设您构建了原型板？

    您能否分享相关的原理图页面？

    当您觉得在论坛中发帖不方便时、请参阅此主题并将其发送到 。

    您能不能提及您打算在未来生成的一些频率？ 您能否分享您对输出时钟的要求、以便我评估 PLL 设置？

    输入源是什么？ 这是干净的时钟源还是要清理的抖动基准？

    谢谢！

    此致、

    Patrick

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我已通过电子邮件回复-以下是将来其他人的相同信息！ 是的、这是我们自己的电路板。

    原理图：

    最初、我们仅考虑生成100MHz 以方便验证。 我们的应用将需要297MHz 以及其他频率。 基于这些值、我已经尝试了以下寄存器值并将其写入 EEPROM：

    Reg0 = 0x1037C240

    Reg1 = 0xFFB9AC41

    在下电上电后、我可以验证这些值是否存在、但我的输出或锁定没有时钟。

    如果您有任何建议、请告诉我！

    Peter

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Peter、
    感谢您提供原理图、这对您了解完整的图片非常有帮助。
    是否可以使用0x10B60240和0xBFB9AC41进行测试？
    我想您可能已通过写入一些保留位意外进入生产测试模式。
    请告诉我 PLL 现在是否锁定。

    此致、
    Patrick
  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick：

    感谢您的建议：我现在尝试了以下操作：

    如建议的那样、Reg0 =0x10B60240

    如建议的那样、Reg1 = 0xBFB9AC41。

    Reg2 = 0x00000002 =>断电= 0

    Reg2 = 0x00000802 =>断电= 1 (即再次为器件加电)

    这似乎不起作用-我在这里错过了什么吗？

    谢谢

    Peter

  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Peter、
    让我尝试在我们的实验中重现这一点。 当 EEPROM 值正确显示时，负载要求似乎得到满足，我看不到在切换!pd 后器件无法锁定的原因。

    此致、
    Patrick
  • 0
    TI__Guru**** 2526700 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick：

    我设法使 PLL 锁定：SPI 接口由一个频率为10MHz 的 CPU 驱动、这本来是可以的。 我在 FPGA 中将其替换为自定义 FSM、现在 PLL 锁定。  因此、CPU 驱动 SPI 的方式存在问题。 我们想确切地了解它的错误、但现在没有时间-我们会在某个时候返回到它。 目前、我们有一个看起来有效的解决方案。

    感谢你的帮助

    Peter