This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCVF25081:CDCVF25081 PLL 反馈输入问题?

Guru**** 2511415 points
Other Parts Discussed in Thread: CDCVF25081

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/670458/cdcvf25081-cdcvf25081-pll-feedback-input-issue

器件型号:CDCVF25081

CDCVF25081 PLL 驱动器的数据表显示  

'反馈输入。 FBIN 为内部 PLL 提供反馈信号。 FBIN 必须连接到其中一个
输出以完成内部 PLL 的反馈环路"

但问题是、它没有提到加载或不加载该输出。 因为我要向 SDRAM 发送8个输出、如果我使用空载的空闲输出引脚、或者我应该使用任何向 SDRAM 发送时钟的输出引脚、那么我应该使用反馈引脚。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Krystal、
    您可以使用自由输出引脚或加载的引脚。 我更喜欢自由输出、因为这样可以更好地控制零延迟调整、并且所有负载输出都将匹配。 如果您使用负载引脚作为反馈、该引脚将具有来自 FBIN 的额外负载、这会导致该输出与其余输出之间不匹配。 请参阅数据表中的图5。
    此致
    Puneet
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    非常感谢