[参考译文] LMK04906：CLK 杂散取决于 CLK 输出级的分频器设置

您好、Shawn、

 请查找随附的以下文件：

1、div = 1 、div = 32时的频谱比较。 在两种情况下、fclk = 78MHz。 采样频率为260MHz。 这是 DAQ 数据、而不是 CLK 频谱。  

如果我们 使用81.25 MHz CLK、则频谱会更高。  输出分频器为1。 采样频率为270.833333 MHz。 保持 IF/CLK 之间的比率不变、并且不受谐波的任何影响。

3. 与 in 1相同的数据。 但这次是在两个单独的图形上 、以便 更好地看到所有效果

我们写入到 LMK 芯片中的十六进制数据  

* X 以 [MHz]为单位、Y 以 dBFS 为单位。  

从81.25MHz 数据和78MHz 数据之间的比较器可以看出杂散的位置已发生变化。 看起来它是一种近直流效应、随后会升频(可能在采样过程中)到 IF。  

我还必须提到、如果使用 LMK04906的内部 VCO 、我们在 DAQ 上看不到杂散。 本例中的分频比等于32。   这应该从 DAQ 系统的图片中得到。

  对分频器的"滤波效果"有什么想法？  

感谢您的所有支持、

Uros

e2e.ti.com/.../ext.txt

请注意、div = 32可获得低于-100dBFS 的更低本底噪声。
这意味着分频器32的78MHz 优于直接78MHz 时钟。 当 VCO 驱动器的本底噪声不够好时、情况确实如此。
由于 VCO 驱动器的本底噪声是固定的、因此直接78MHz 相位噪声将在 VCO - 20logN 的理想相位噪声之前达到驱动器本底噪声。 LMK04906内部驱动器的本底噪声低于 VCO 驱动器。

对于杂散、它仍然可以来自外部 VCO。 与本底噪声20 logN 关系类似、杂散也可以从-20logN dB (理想值)的分频器中受益。
这对于内部 VCO 无杂散很好。

您好、Shawn、

感谢你的答复。 对于本底噪声、很明显。 正如已经写的那样，本底噪声不是一个问题，我们理解其影响。

主要问题是杂散。 外部源不是源、因为我们使用 SSA 相位噪声和振幅噪声来测量它。 此外、更换发生器不会改变杂散的位置。 是的、由于分压比与噪声的方式相同、因此可以降低杂散、但实际上它不遵循20logN、但随着 N 的单调增加、杂散会发生很大变化。

我们设法大致确定了2MHz、4MHz、6MHz (可能是2MHz 的谐波或可能是一些互调效应、不清楚)近直流效应的影响。 这些频率中是否有任何一个与 LMK04906相关的响铃？ 是否有任何内部串行通信。 相关振荡器、数据传输、更新速率等 可以在这一级别工作的人员？ 我们已检查我们的串行链路通信。 在运行期间、线路处于安静状态。

您是否看到 CP 可能会生成类似的结果并将这些线(通过 PCB 或在内部)传播到其他引脚？ 我们尝试对 CPS 进行三态处理、但没有效果。

感谢你的帮助、

Uros

稍后添加注释 ：

输出端接的匹配是否随分压器分压比的变化而变化？ 内部电压、信号幅度是否随不同分压器而变化？ 谢谢。

尊敬的 Shawn：

 我们花了更多的时间来调查这个问题。 我们进行了几次测试、但最具代表性的可能是以下测试。

我们绕过 了我们放置在 PCB 上的 LMK04906、以便我们可以从外部将 CLK 注入 PCB 上的差分线路。 我们放置了一个变压器、以便将单端转换为差分。 本实验的板载 LMK04906关闭。

我们首先向变压器中注入了78MHz CLK 单端信号、并能够对260MHz 数据进行采样。 在-110dBFS (本底噪声所在的位置) 上、频谱看起来无杂散(字面量)。

在实验的第二部分、我们将相同的78MHz (由同一发生器生成)注入 到  了 Fin 端口上 LMK04906 (LMK04906评估板 v1.0)的 TI 演示板中。 我们仅将该芯片用于 CLKOut0上的 CLK 分配。 div = 1。  我们现在看到杂散在-78dBFS 的水平上(本底噪声仍然在-110dBFS 的水平上)。 杂散位置非常接近我们在 PCB 上使用 LMK 时观察到的杂散位置。 有趣的是、当将分频比从 div = 1更改为 div = 32 (并将2496MHz 注入 Fin)时、杂散会相应地最小化。 与 我们在 PCB 上看到的效果相同。

因此、我倾向于得出结论、根据 分压比、LMK04906会产生高达-78dBFS 级别的杂散分量。 至少在我们使用它的模式和方式中。 如果您发现任何问题(我向您发送了我们要发送到芯片的十六进制值)、请告知我们。

您可以就此发表评论吗？

此致、

Uros

您好、Shawn、

您是否可能知道内部 VCO 的输出是方形的还是 正弦的？

当在 Fin.上输入一个平方(更高的压摆率)时、我们的数据得到了很大的改进。

此致、

Uros

您好、Shawn、

 因此、调查的结果是、如果我们将 PLL2用于外部 VCO 配置或仅用作 CLK 分配、我们必须缓冲 Fin。 Fin 不是内部缓冲、我们必须 使用外部缓冲器(顺便说一下、是否有任何缓冲器是您特别推荐的？)。 我们认为、它必须是具有 LVPECL 输出的正弦到方转换器。 这些组件的来源可能来自我们的环境、对此我们没有太多可做的(速率内混合信号、具有高精度射频的高速数字)。

再次感谢您的支持、

Uros   

您好、Timothy、

 VCO 输出为1Vpp 正弦。 但只有700mV 会使其进入芯片。  LMK04906的输入端接电阻为50欧姆。 单端输入。 100nF 之间有阻塞电容。

好的、感谢施密特触发器部件。 我们还将尝试这种方法。

Uros