[参考译文] LMX2594EVM：LMX2594EVM

admin

Guru**** 2470720 points

Other Parts Discussed in Thread: LMX2594EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/707459/lmx2594evm-lmx2594evm

器件型号：LMX2594EVM
主题中讨论的其他器件： LMX2594

您好！

我对 LMX2594EVM 中的测量有疑问(我按照用户指南中的示例说明定义了环路滤波器，请参阅随附的)。

环境：

Fout：8.31G

振荡器：100M -内置 (我也使用外部振荡器进行了测试)

环路滤波器 -用户指南(与 EVM 一样) (请参阅随附的)

KPD (CP)- 3mA

结果：

根据 PLLSimulation、我需要获得10M @-66.99dBc 的杂散、但在测量中、我得到的杂散为-77.49dBc。请参见随附的。 (~10db 差异 )

请提供建议。

谢谢、

波尔特. Y

e2e.ti.com/.../LMX2594.pptx

7 年多前

0 admin 7 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Porat、

杂散很难预测、并且由许多不同的因素建模、而不是所有这些因素都是通过仿真建模的。这就是其他仿真甚至根本不尝试对杂散进行建模的原因、但我认为、这会增加价值、因为它可以提供见解和理解。杂散建模中没有看到10dB 的误差、但它大于典型值或理想值。对于给定的硬件和软件设置条件、杂散通常小于我的经验的10dB。

我有很好的数据来支持用于15mA 电荷泵增益的模型、但3mA 时没有得到任何数据、因此在较低的电荷泵增益下、FpdXtalk 杂散可能会变得更好。

下面是用于预测 FpdXTalk 杂散电平的计算。请注意、在公式中、我考虑了 FPD (相位检测器频率)、但不考虑 KPD (电荷泵增益)。

对于某些器件、我已经看到降低电荷泵增益可改善 FPD 杂散、而其他器件则不会。

我使用的模型始终具有 KPD=15mA、您使用的是3mA。也许这就是区别。请参阅下面使用的模型：

此致、
Dean

0 admin 7 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Dean

杂散计算是否考虑了环路带宽？杂散是否假设由环路衰减、或耦合发生在 VCO 中、以便杂散电平不受环路带宽的影响？

谢谢

0 admin 7 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

有关仿真器的另一个问题：

当我查看 PLL 相位噪声分解图时、可以看到100Hz 上的本底噪声为-90dBc/Hz。因此、我假设振荡器在100Hz 偏移时需要优于-105dBc、以避免在此点降低 PLL 相位噪声。但是、当我加载一个包含振荡器相位噪声的 txt 文件、并且我在100Hz 偏移时指定-120dBc/Hz、并且在 PLL 的主相位噪声图上得到-80dBc/Hz 的相位噪声降级。

请您解释一下吗？

谢谢

0 admin 7 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Izik、

振荡器相位噪声乘以20*log (Fout/Fosc)

因此、如果您的输出频率为1GHz、并且在100MHz 输入的10kHz 偏移时输入相位噪声为-90dBc/Hz、则假设它在环路带宽内、这实际上会转换为-90+20*log (1GHz/100MHz)=-70dBc。

此致、

Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594EVM：LMX2594EVM