• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 38 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04011：LMK04011B 锁定问题

admin
Guru**** 663810 points
Other Parts Discussed in Thread: LMK04011
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/706907/lmk04011-lmk04011b-lock-issue

器件型号：LMK04011

大家好、团队成员

我的客户使用 LMK04011作为抖动清除器。 输入时钟为74.25。 VCXO 74.25Mhz、输出74.25Mhz。 以下是寄存器设置。 但没有设置时钟输出。 如果将 R14更改为0x0C9E001E、则时钟具有输出。 但我对它感到困惑。 此更改仅更改 PLL_mux。 那么、您可以使用云来查看它吗？

R7 (INIT) 0x00000017
R0 0x01030500
R1 0x010B0501
R2 0x01080102
R3 0x01080103
R4 0x01000104
R7 0x00000007
R10 0x2150000A
R11 0x006501EB
R12 0xE002002C
R13 0x0A04000D
R14 0x0C97001E
R15 0x148000AF

  • 0
    TI__Guru**** 663810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您的编程看起来正常。

    至于编程...

    R14 = 0x0C97001E ->因此没有时钟输出
    R14 = 0x0C9E001E ->产生时钟输出。

    第1个设置显示 PLL_MUX = 23 (0x17)= PLL1/2 DLD 高电平有效
    第2个设置显示 PLL_MUX = 30 (0x1E)=保留

    对于输出时钟、这不应导致差异。

    *您能否确认 SYNC*引脚的状态？  由于您正在使用分频输出、因此如果该引脚为低电平、则不会存在时钟输出。
    *您能否确认专家组引脚的状态？  如果为低电平、则不存在时钟输出。

    请注意、编程设置 OSCin_FREQ = 100；这是可以的、虽然您可以将其设置为74、但更接近您当前使用的 OSCin 频率(74.25MHz)。  这不会导致器件不提供时钟输出。

    如果未解决、
        *当没有时钟输出时，有问题的时钟对(CLKout0和 CLKout0*)的每个时钟输出引脚上的电压是多少？
        *从其中一个 LVPECL 时钟输出来看、输出端接是什么样的？
        * CPout2处的电压是多少？  PLL1/2 DLD 是否报告为高电平(锁定？)。

    73、
    Timothy