This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK01801:关于 LMK01801输出延迟

Guru**** 2522960 points
Other Parts Discussed in Thread: LMK01801

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/704597/lmk01801-about-lmk01801-output-delay

器件型号:LMK01801

尊敬的支持团队:

如果客户只使用 LMK01801的模拟延迟功能、而不使用分频器功能、 那么除了设置的延迟记录外、芯片的固有传播延迟如何(尤其是在 C12&13上?) 在下电上电期间?  通道偏差 BTW CH12和13如何?  " 同步" 信号是否会对模拟延迟模块产生影响、即像对数字延迟模块那样使输出边沿对齐?  太棒了!  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Vera、

    除了模拟延迟之外、该器件还存在模拟传播延迟。 我认为分频器会增加几百 ps 的延迟。

    根据数据表规格、从 CLK12到 CLK13的偏斜典型值应为3ps、因为它们共享相同的输出分频器。

    我不希望 SYNC 对模拟延迟模块产生影响、因为这与分频器有关。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    还可以! 谢谢 Dean!