This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:LMX2594锁定问题

Guru**** 2424580 points
Other Parts Discussed in Thread: LMX2594, LMX2592, TIDA-01410

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/726760/lmx2594-lmx2594-lock-issues

器件型号:LMX2594
Thread 中讨论的其他器件: LMX2592TIDA-01410

TI E2E 时钟论坛、

 

我之前曾与 Dean 进行过一次富有成效的对话,讨论我们要求从基于 DDR4的 DIMM 的 LVCMOS 时钟衍生出的1200MHz 差动输入源生成600MHz 时钟的要求。 我们成功地将1200MHz 时钟输入到 LMX2594 EVM 演示平台的 OSC 输入中。 但是、现在我们尝试在硬件平台上生成600MHz 时钟、结果并不相同。  

我们拥有一个非常干净的单片1200MHz 差动输入时钟、具有~ 2V P/P 摆幅。  我们将从 LMX2594获得非常干净的输出时钟、其1.2V P/P 摆幅需要传输到目标 FPGA 输入端的差分100 Ω 负载、射频输出强度设置为15。  我们的12GHz 示波器显示输出频率非常接近我们需要的600MHz、 但显然不够接近、因为我们无法像使用演示板工作台设置来确认确定性相位锁定那样在示波器快照上同步输入和输出时钟。  我怀疑环路滤波器可能是问题所在、因此我在监测 锁定检测信号时尝试了 TICsPro 中的所有电荷泵增益设置。  为我们提供恒定锁定指示的唯一设置是12mA 设置。  其他设置导致无锁定或间歇性锁定。  我意识到、即使是稳定的锁定检测输出 也是一个镇流器指示。  因此,我们显然很接近,但不够接近。

我们的硬件设计基于 LMX2592 EVM 用户手册中的参考设计。   我们在3.3V 电源轨和 LDO 输出上使用旁路电容器和大容量电容器时非常宽松。 输出电路使用数据表中建议的50欧姆方案、包括输出驱动器电源轨上的18nH 扼流圈。 环路滤波器与 TI 设计类似、但由于空间限制、我们使用的是0201元件、而不是 BOM 中指示的0603元件。 环路滤波器中的分立器件在 LMX2594的引脚35侧进行了紧密分组、并根据数据表布局建议将 C4_LF 放置在尽可能靠近引脚35的位置。   这与演示板不同、该演示板的环路滤波器分立器集中在演示板上 LMX2594的引脚12侧。 我希望这不是一个交易断路器。 我们使用的是具有所有环路滤波器互连的16层 PCB、但第1层上的引脚12连接除外、第2层上有一个完整的接地层。 与环路滤波器的引脚12连接通过第1层和第3层之间的通孔连接到滤波器分立器。 OSC 输入端接有一个100欧姆电阻器、后面接两个0.1 μ F 交流耦合电容器、如本参考设计中所示。 我们使用 EVM 控制模块和带10引脚连接器的 TICsPro 对 LMX2594进行编程。 使用10引脚接口中的以下线路:SDI、SCK、CSB、MuxOut、GND。 其余引脚为 NO_CONNECT。

当我们得到“锁定”指示时,LMX2594的编程如下:

频率= 1200MHz、倍频器= X1、前置 R = 24、R = 1、FPD = 50MHz、电荷泵增益= 12mA、包括分频= 4、N 分频器= 48、通道分频器= 16、RFoutA = 600MHz、VCO = 9600MHz。 VCO_PHASE_SYNC 框已选中。

我们非常感谢您为帮助我们调试该电路提供的反馈和指导。 我还注意到、2018年8月10日有一个有关 TICsPro 的更新、我希望明天下载并试用。

谢谢、

Ken

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、
    很遗憾听到您有问题。

    一般来说、PLL 输出频率应该是准确的、如果不是、这听起来就像是一种问题。 我不认为使用0201与0603组件会产生很大的影响。 我看到的唯一线索是、这个设计似乎在12mA 电荷泵电流下工作得更好。

    原始环路滤波器专为15mA 电荷泵电流和200MHz 相位检测器频率而设计。 如果保持相同的环路滤波器组件、但将相位检测器频率降低到50MHz、则会得到较低的环路带宽。 如果您需要相同的环路带宽、那么理论上、环路滤波电容器应是其原始值的1/4、环路滤波电阻器应是其值的4倍。

    我认为环路滤波器仍然稳定(或者至少理论上可以稳定)、但是如果您同时运行两个 PLL、那么可能会有某种频率上拉。 如果您增大电荷泵电流、则会增加环路带宽并帮助 PLL 对抗频率牵引。 只是一个理论。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、

    感谢您的快速回复。

    LMX2594附近有一个符合 JEDEC 标准的 RCD 组件、该组件具有多个内部 PLL、可在1.2GHz 下生成 DDR4输入时钟的3个副本、其中一个副本是 LMX2594 OSC 引脚的输入时钟。 在我们的布局中、CPOUT 网络是环路滤波器中路由时间最长的信号。 如果 CPOUT 受到来自这些 PLL 之一的串扰的影响、这可能会导致噪声引入环路滤波器并导致频率牵引效应吗? 如果是、我可以切断一些布线并重新路由 CPOUT 信号以测试此理论。 我是否可以探测到其他任何可能会使问题有所了解的外部信号?

    顺便说一下、我加载了8月10日版的 TICS Pro、很高兴看到该软件现在将我们的配置视为2类而不是3类。

    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、

    频率牵引是一个棘手的问题。 假设您有两个 LMX2594器件、并且存在频率牵引问题。 这里是一些可能会影响它的东西。
    1.如果增加环路带宽(快速方法是增加电荷泵电流或相位检测器频率)、则它应该能够更好地应对频率牵引。
    2.如果您可以将电源与上拉电阻隔离、可能会有所帮助。
    3.如果您观察到其中一个的频谱有噪声、然后在您为另一个 PLL 断电时它会清除、则它指向频率牵引。

    事实上、我们的 EVM 不会显示这一点、而您的演示就是这样、我想知道它是否与电路板相关。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、

    我们将测试中的器件移到了一个新平台上、结果略有不同。 OSC 和输出迹线仍然不同步、但我们在锁定检测上的占空比为99.9%、电流为15mA。 当我们将电荷泵电流降低到12mA 时... 9mA... 等、锁定检测占空比成比例地变差。 这似乎使您的频率牵引理论有了可信度。

    由于 TICsPro 不允许我在 FPD 上超过50MHz、因此我想尝试您的建议来更改环路滤波器分立器件。 如果您建议在保持 FPD = 50MHz 的同时将环路带宽增加4倍、我不理解将电阻更改为 x4和将电容更改为1/4。 这是否会使 RC 时间常数保持不变、从而使环路带宽保持不变? 例如、我不想使电容保持不变并将电阻器减少1/4? 我可能错了、但我想在从库存中提取新值之前、我会与您确认。

    谢谢、
    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、
    因此、这似乎是某种频率下拉至我、更宽的环路带宽似乎有所帮助。

    对于环路滤波器、如果您将电阻器增加4倍并将电容器减少4倍、那么理论上、所有时间常数都是相同的。
    但是、环路滤波器传递函数(二阶)的形式如下:

    Z (s)=(1/A0)*(1+s*T2)/(1+s*T1)
    其中 A0 = C1 + C2

    因此、减小电容器的操作会增加环路带宽、而更改电阻器的操作是尝试保持相同的相位裕度。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、
    感谢您澄清这一离散问题。
    在您之前的回答第2项中、您建议隔离上拉电源轨。 您是指50欧姆输出上拉电阻器吗? 如果是、我已经将上拉轨隔离到了与演示板类似的位置。 我将一个18uH 扼流圈与3.3V 电压轨串联、并将2个0.1uF 旁路电容器接地。 我注意到、演示板在扼流圈之后使用了一个0.01uF 电容器。 将其中一个0.1uF 电容器更改为0.01uF 电容器是否有帮助? 如果您认为可以改善隔离、我还可以添加一个与扼流圈串联的0402电阻器。
    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、

    是的、我之前讨论的是50欧姆的上拉电阻器。 我不确定更改电容器会有多大帮助。 理论上、如果您使用电感器而不是电阻器上拉、这将有所帮助。

    您可能需要查看参考设计 TIDA-01410、这是一种双路 LMX2594 PLL 参考设计。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dean、

    我已经物理上移除了具有3个固有 PLL 的 IC、以消除它们产生的任何可能的频率拉取。  结果是在15mA 电荷泵电流下实现100%锁定检测占空比、但仍然不同步输入和输出信号。

    我想知道另一个频率牵引源是否可能是运行在500kHz 和1MHz 之间的直流/直流转换器电感器的高电流 PWM 输入?  A 通道 LMX2594输出差分对布置在此类电感器焊盘附近。  如果这是频率牵引效应、LMX2594电路中最容易受到攻击的部分是什么。  输出传输线路是否是首选?

    谢谢、

    - Ken

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、

    因此、移除其他芯片可以解决锁定检测问题。 此外、您还可以仅关闭未使用的器件上的输出、并查看这是否会产生影响。 对于直流/直流转换器、输出上拉电阻器是最易获得的区域。 LMX2594具有内部 LDO、可保护电荷泵和 VCO、因此不易成功。 因此、是的、输出传输线路将是首选方案。

    由于设备未正确同步、我认为这可以正常工作、因为它应该是类别2同步。 它确实需要软件同步、但其时序并不重要。 此外、请注意、由于基准输入频率较高、因此必须使用 PLL_R_PRE 分频器。

    此致
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、
    自从我上次答复以来、我已禁用了电路板上的所有电源、包括板载直流/直流转换器、该转换器为 LMX2594提供3.3V 电压、并从 HP 工作台电源提供3.3V 外部电源。 在启用或未启用 VCO_PHASE_SYNC 的情况下以及在传输软件同步之后、LMX2594输入和输出时钟仍然不同步。 但是、我们在15mA 时仍然有一个固态锁定检测。 我使用的 TICsPro 设置与使用相同 DDR4差分输入时钟成功评估演示板时使用的设置相同。 设置如下:

    频率= 1200MHz
    倍压器= X1
    PreR = 24
    R = 1
    FPD = 50MHz
    电荷泵增益= 15mA
    VCO = 9600MHz
    RFoutA = 600MHz
    通道分频器= 16
    SYNC 输入设置为忽略

    当 VCO_PHASE_SYNC = 1时:包含除法= 4、N 除法器= 48

    我不使用斜坡或 SYS_REF 功能。

    以下各项是我们当前以电路图方式偏离 EVM 电路的情况:

    OSC 差分输入的偏移可能略高于2V P-P
    RampCLK、RampDir、SysRefReq 和 SYNC 引脚当前处于悬空状态、但是我没有在 TICsPro 中的用户控制的引脚部分中检查过它们。

    上述任何偏差是否会导致我们看到的不同步症状? 我至少应该像 EVM 设计中那样将4个悬空引脚连接到12K 下拉电阻器吗? 还是直接接地连接更可取?

    明天、我将回顾 EVM Gerber、看看我是否有任何变化。 如果以上都不是导致不同步的原因、我想接下来要做的就是更换芯片、但由于芯片仍在生成未同步的600MHz 输出时钟、因此坏芯片可能是一个长期问题。

    我可能错过了其他什么?

    谢谢、

    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../LMX2594-Global-Delay.docxKen、

    为了达到这一价值、我采用了 LMX2594 EVM、并在设置条件下测试了锁定检测、即使我降低了电荷泵增益、也没有遇到任何问题。

    浮点引脚无关紧要、但如果您觉得自己接地或通过电阻接地、请继续操作。

    我还尝试了相位同步、并能够获得一致的相位关系。  我能够看到这个、为芯片加电/断电等等。 我确实想明确一点、对于相位同步功能、这只会产生可重复延迟。  但是、对于每个器件、不保证该延迟为零或相同。  随附的文档讨论了 LMX2594的延迟变化。

    此致、

    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dean、

    经过进一步调查、我确定我错误地报告了 LMX2594锁定/同步故障的症状。  由于 BOM 错误、根据 EVM、C2_LF 已填充470pF 电容器、而不是68nF 器件。  这个不正确的器件实际上在锁定检测器上产生了一个100%占空比、但是输入和输出时钟之间没有同步。  当发现错误并使用正确的68nF 器件替换 C2_LF 时、锁定检测占空比降至仅9%。  我还应该提到、无论 C2_LF 的值是多少、VTune 测试点都显示了~27KHz 时的三角波形、直流平均值为1.4V。  这与我们在 EVM 板上观察到的 Vtune 在1.26V 时的绝对平坦响应形成鲜明对比、后者在锁定到相同的 DDR 时钟时是如此。  这是否意味着我们的锁定故障毕竟是由环路滤波器问题引起的?  在一些不可预见的制造问题之外,我不能建议一种机制来处理 PLL 明显的调谐错误。  一位同事甚至建议生成1.2GHz 输入时钟的英特尔平台可能采用5Kppm 中心频率的扩频技术、这可能会使 PLL 掉线。  但是、这与我们与您的 EVM 板使用的时钟相同、时钟始终保持锁定。  

    另一个通配符是1800pF 电容器(C4_LF)是 X7R、而不是 C0G/NP0。  这是否是一个因素?

    随附示波器截图。

    谢谢、

    - Ken

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ken、

    探测 VTune 电压的操作可能会将其载入、但如果这正是 VTune 电压所做的、那么我不会将锁定检测归咎于它不满意。

    如果波形的周期与相位检测器周期一致、则环路滤波器上可能存在某种泄漏或负载。

    我认为它与 VCO 校准无关、但快速检查是设置 CAL_CLK_DIV=3、看看这是否会将其清除。  您的电压为1.4V 这一事实听起来是正确的。  该电压也会随温度的变化而略有变化。

    此致、

    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、
    我在受测单元上连接了一个150MHz 差分晶体振荡器、类似于 EVM 原理图、以代替1.2GHz DDR4差分时钟。 我调整了寄存器以生成600MHz 输出。 它会按广告锁定和同步。 锁定检测器具有100%占空比、Vtune 在大约1.3V 时处于平坦状态。 这是根据 EVM 原理图使用环路滤波器组件的情况。

    现在、我想知道主机平台上的1.2GHz 时钟是否存在问题。 现在、我将直接在 LMX2594输入上探测它。 波形似乎是相对无抖动的正弦波、但峰间电压约为2.7V。 数据表显示最大输入为2.0V。 这里是否有一些摆动空间、或者在任何环境条件下、这是绝对最大值? 这是否会解释电路无法锁定/同步? 是否有任何其他恶意输入时钟特性会导致锁定失败? 我们已验证此平台上的扩频时钟调制已禁用。

    谢谢、

    - Ken
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ken、

    很遗憾听到您有这么多问题。
    如果不连接这些引脚没有任何问题、并且只要两个输入具有相同的 OSCin 时钟、过驱动 OSCin 引脚就不会导致这些问题。

    现在、当您说不同步时、我不确定您的意思。 不清楚这是否意味着两个输出器件之间的相位关系是随机的(即使在应用同步过程之后)、或者如果您希望相位关系为零、实际上不是。 如果是后一种情况、那么请注意、SYNC 只是在两个器件之间设置了一致的相位、但不一定是零相位。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Dean、
    LMX2594现在可以在我们客户的平台上正常工作。 感谢您帮助我了解学习流程并帮助我了解消除过程。 最后、我们发现来自英特尔 DDR4平台的输入时钟在启动的早期阶段以旁路或扩频模式运行、示波器上显示为实心1.2GHz 时钟。 但是、这还不足以完全满足 EVM 或我们的目标实现的输入要求。 意识到这一点后、我们在平台 BIOS 中进行了适当的调整、并在~1.32V 时实现了稳定的锁定检测和平坦的 VTune 输出。 重点是、LMX2594 (使用 EVM 参考设计)在扩频模式下不会锁定到 JEDEC 标准 DDR4时钟。
    再次感谢您的所有帮助。

    - Ken