[参考译文] LMX2594：对-236dBc/Hz 本底噪声有疑问(实际值约为-228dBc)

admin

Other Parts Discussed in Thread: LMX2594, TIDA-01346

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/728660/lmx2594-doubt-in-the--236dbc-hz-noise-floor-realistic-value-around--228dbc

器件型号：LMX2594
主题中讨论的其他器件： TIDA-01346

尊敬的 TI：

如果 LMX2594的本底噪声为-236dBc/Hz、则之前曾提出过一次问题。不过、TI 的答案和数据表本身证明了-236dBc 值并不清楚。

有关-236dBc/Hz 的本底噪声值仅通过数据表中的图14 -"PLL 噪声指标计算"进行了验证。但是、本底噪声本身根本不会显示在该图中的测量迹线中！显示的是1/f 噪声、而不是平坦相位噪声区域。您可以绘制红色线作为平面区域的指示、但这条没有测量数据迹线的红线会产生误导。

可以通过数据表、评估板和其他与 LMX2594相关的 gizmos (即 TIDA-01346、多个 PLL 组合参考设计)中的多个相位噪声测量来计算器件 LMX2594的真正本底噪声。

根据图3、4、5、6、7和9 (希望 TI 在这些图中使用 Wenzel 100MHz OCXO)以及20LOG (FPD)计算 PLL 本底噪声、从而计算 FOM、结果显示实际值为-228dBc/Hz、比指定值-236dBc 差8dB：

图 3：100kHz 偏移时的平坦本底噪声：-107.5dBc/Hz - 20*log (1500/200)- 10*log (200e6)=-228.0dBc/Hz！

请澄清问题或可能的计算错误。

谢谢、此致、

Leon

5 年多前

0 admin 5 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Leon、

这里的关键是、必须将 PLL 品质因数与 VCO 相位噪声和 PLL 1/f 噪声正确隔离、您提到的这些数字不会这样做。

要测量真正的品质因数、您需要一个足够的基准、考虑 PLL 1/f 噪声(与品质因数无关)、并具有足够宽的环路带宽、以确保您真正测量的是 PLL 噪声而不是 VCO 噪声。
有时、VCO 噪声会在环路带宽内产生、该噪声看起来平坦、并被误认为是 PLL 噪声。

因此、为了正确测量 PLL 品质因数、您应使环路带宽尽可能宽、并选择非常低的相位裕度。
图3、4、5、6、7和9没有足够宽的环路带宽。这些并不是为了演示 PLL 品质因数、而是为了显示最佳抖动。但为了实现最佳抖动、VCO 将导致带内相位噪声。

129/-236数字是由最佳曲线拟合得出的。是的、最好制作一个5-10 MHz 的环路带宽、这样我们就可以清楚地显示真正的本底噪声、这样可以很容易地直接测量 PLL 品质因数、而不受 PLL 1/f 噪声和 VCO 噪声的影响、但我只能达到1-2MHz 的频率、因此需要外推这些数字。我想可以放置一个有源滤波器、以便隔离 VCO 输入电容并获得足够宽的环路带宽、但我们没有这样做。

总之、您提到的图不直接显示 PLL 品质因数。

现在、如果现在可以在 PLL 的环路带宽内看到-236dBc/Hz 的品质因数、问题可能是什么？难道不是那种有能力变成不可见的，而是只有当没有人看着你的时候？但有价值。 PLL 品质因数会增加 PLL 1/f 噪声、虽然很难直接看到、但可以在更接近的偏移上看到影响。此外、在环路带宽之外、PLL 噪声也会产生、PLL 噪声可能会产生远超出 PLL 环路带宽的影响、在这里、PLL 品质因数可能占主导地位。如果您要将-228个品质因数添加到 PLLatinum Sim 并在数据表中仿真这些图、您会发现仿真非常悲观、并且 PLL 噪声的平坦部分也会比图高得多、因为曲线的这一平坦部分会产生显著的 VCO 相位噪声。

此致、
Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594：对-236dBc/Hz 本底噪声有疑问(实际值约为-228dBc)