• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 120 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05028：LMK05028可以锁定参考时钟和 XO 时钟之间的频率差异

admin
Guru**** 2524550 points
Other Parts Discussed in Thread: LMK05028

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/678695/lmk05028-how-much-frequency-difference-between-reference-clock-and-xo-clock-can-lmk05028-lock

器件型号：LMK05028

您好！

我认为基准时钟和 XO 时钟频率不完全相同。 例如、参考时钟为 X + 10ppm、XO 时钟为 X -5ppm。

可以锁定大约多少频率差？

此致、

渡边俊弘

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Watanabe-San、您好！
    我认为可以轻松支持 ppm 范围偏移。 我将请我们的网络同步器时钟 LMK05028专家回答您的请求并提供详细信息。

    此致、
    Patrick
  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Watanable-San、
    由于内部 APLL VCO 具有较宽的调谐范围、DPLL 拉范围较宽(通常为1500-2500ppm)、但它取决于 APLL 分数 N 分子值及其与整数边界的距离。 DPLL 控制 APLL 分数 N 分频器的 Σ-Δ 调制器、以通过 DPLL 基准输入锁定 APLL VCO。 除了 DPLL 上拉范围外、可编程输入频率监控器还可配置为、如果其相对于所选保持时钟(XO 或 TCXO 输入)的频率偏移大于所需的 ppm 阈值、则不允许选择任何基准输入。
    更新后的数据表将很快在网络上发布、其中包含我描述的详细信息、以帮助进一步澄清问题。
    此致、
    Alan