This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2571:降低相位噪声的建议

Guru**** 2538960 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/748134/lmx2571-suggestions-for-reducing-phase-noise

器件型号:LMX2571

您好!

我收到了客户的以下问题:  对于如何降低 LMX2571中的相位噪声、是否有任何建议

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin:

    客户能否提供器件配置详细信息和/或终端应用详细信息? 根据它们尝试执行的操作、可能还有其他具有改进的分数 PLL 性能的器件。

    此致
    Arvind Sridhar
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kevin、

    需要记住的几件事:

    您可以使用 PLLatinum Sim 工具对相位噪声进行建模
    2.如果您使用可编程输入多路复用器、它会降低 PLL 噪声
    输入基准需要干净、否则噪声会占主导地位
    输入基准的压摆率最好。


    此致、
    Dean