• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 860 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：SYSREF 输出无法同步

admin
Guru**** 2560390 points
Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/744031/lmx2594-sysref-out-can-not-be-synchronized

器件型号：LMX2594

您好！

   LMX2594配置为 sysref 主模式。 LMX2594的 SYSREFREQ 保持高电平。每次 LMX2594的同步输入   从 低电平变为高电平然后变为低电平时、LMX2594解锁一次。  并且 sysref out 和 SYNC 信号之间没有确定的相位关系。

LMX2594配置如下：

0x00=0x641E
0x70=0x0000
0x6f=0x0000
0x6E=0x0000
0x6D=0x0000
0x6C=0x0000
0x6b=0x0000
0x6A=0x0000
0x69=0x0021
0x68=0x0000
0x67=0x0000
0x66=0x3F80
0x65=0x0011
0x64=0x0000
0x63=0x0000
0x62=0x0200
0x61=0x0888
0x60=0x0000
0x5F=0x0000
0x5E=0x0000
0x5D=0x0000
0x5C=0x0000
0x5B=0x0000
0x5A=0x0000
0x59=0x0000
0x58=0x0000
0x57=0x0000
0x56=0x0000
0x55=0xD300
0x54=0x0001
0x53=0x0000
0x52=0x1E00
0x51=0x0000
0x50=0x6666
0x4f=0x0026
0x4E=0x0001
0x4D=0x0000
0x4C=0x000C
0x4B=0x0800
0x4A=0x0000
0x49=0x003F
0x48=0x004E
0x47=0x0049
0x46=0xC350
0x45=0x0000
0x44=0x03E8
0x43=0x0000
0x42=0x01F4
0x41=0x0000
0x40=0x1388
0x3F=0x0000
0x3E=0x0322
0x3D=0x00A8
0x3c=0x0000
0x3B=0x0001
0x3A=0x0001
0x39=0x0020
0x38=0x0000
0x37=0x0000
0x36=0x0000
0x35=0x0000
0x34=0x0820
0x33=0x0080
0x32=0x0000
0x31=0x4180
0x30=0x0300
0x2F=0x0300
0x2E=0x07FE
0x2D=0xC0DF
0x2C=0x1F23
0x2B=0x0000
0x2A=0x0000
0x29=0x0000
0x28=0x0000
0x27=0x0001
0x26=0x0000
0x25=0x8304
0x24=0x0028
0x23=0x0004
0x22=0x0000
0x21=0x1E21
0x20=0x0393
0x1f=0x43EC
0x1E=0x318C
0x1D=0x318C
0x1C=0x0488
0x1b=0x0002
0x1A=0x0DB0
0x19=0x0624
0x18=0x071A
0x17=0x007C
0x16=0x0001
0x15=0x0401
0x14=0xE048
0x13=0x27B7
0x12=0x0064
0x11=0x0064
0x10=0x0080
0x0F = 0x064F
0x0E=0x1E70
0x0D=0x4000
0x0C=0x5002
0x0B=0x0018
0x0A=0x10D8
0x09=0x0604
0x08=0x2000
0x07=0x40B2
0x06=0xC802
0x05=0x00C8
0x04=0x0A43
0x03=0x0642
0x02=0x0500
0x01=0x0808
0x00=0x641C
0x00=0x641C

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    IDX、

    同步功能可在 RFoutA 和 Fosc 之间提供一致的关系。
    SYNC 引脚被重新计时至 OSCIN 引脚。

    因此、当您同步时、我希望 RFoutA 和 Fosc 之间保持一致的关系。
    此外、SYSREF 可以控制 RFoutA 和 RFoutB 之间的延迟。 但是、在哪里没有关于 SYNC 和 SysREFout 之间一致关系的任何语句。

    您可能确实希望使用时钟恢复到 hte 输出的 SysRefReq 引脚。 如数据表第32页所示：

    如图29所示、SYSREF 功能使用 IncludedDivide 和 SYSREF_DIV_PRE 分频器来生成 fINTERPOLATOR。 该频率用于对 SysRefReq 引脚上的上升沿和下降沿进行重新计时。 在主控模式下、fINTERPOLATOR 被进一步2×SYSREF_DIV 分频以生成有限的串联或连续电流
    脉冲流。

    此致、
    Dean
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    感谢您的快速回复。
    有3个问题。
    问题1. 我也尝试过中继器模式。但是每次电路上电时、inut sysrefreq 和输出 SYSREF 可能有两个相位关系。因此无法实现确定性延迟。
    问题2. 在主控或中继器模式下，当 LMX2594接收到同步脉冲时，它将解锁一次。这是正确的吗？
    问题3. 如数据表状态的第35页所示：在主控模式下(SYSREF_REPEAT=0)、SysRefReq 引脚上的上升沿和下降沿首先被重新计时到 fOSC、然后被重新计时到 fINTERPOLATOR、最后被重新计时到 fout。 这条语句意味着主模式可用于通过使用 SYSREFREQ 生成与相位相关的 SYSREF 输出？
    最重要的是、我的目标是在输入 sysref (或 SYNC)和输出 sysref 之间获得确定性相对性。能否实现此目标、如何实现？
    提前感谢。
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    IDX、

    Q1：我们已经测试了从 RFoutA 到 Fosc 的延迟、这是一种可设置的。 现在、在 RFoutB 上使用 SYSREF 时、在所包含的分频之后有分频器、您当然可以通过一个相位内插器时钟周期关闭。 因此、如果您声称这存在双模分布、那么您已经看到了这一点。 不过、它不像180度相移、而是两个更接近的相位。

    Q2：是的、同步时、VCO 将重新校准。 实际上、我认为只有在 FCAL_EN=1时才会这样做、但不确定。

    Q3：在主控模式下、目的是 SysRefReq 引脚始终为高电平

    我想发生的情况是、您正在处理 fINTERPOLATOR 的重定时。 我认为如果 fINTERPOLATOR 是您输入频率 fOSC 的倍数、那么您可以消除这种不确定性。

    此致、
    Dean
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！
    非常感谢您的回复。
    我们现在仍然使用 LMX2594为 ADC 生成时钟、其 RFoutA 实际上具有 Fosc 输入的相关延迟。
    对于 SYSREF，我们已经尝试了脉冲模式、主模式和中继器模式，但它们都不能很好地提供等待延迟。现在 我们使用 LMK0428来产生 SYSREF，通道之间的相位是确定的。
    我仍然希望 TI 能够通过 LMX2594提供一种在确定性延迟中生成可用 SYSREF 的方法。
    谢谢！

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    IDX、

    sysref 在 RFoutA 和 RFoutB 之间提供一致的延迟、但它时钟恢复到 Fosc、F插 值器和 Fouta 频率。

    此 sysref 延迟会随温度而变化、并且可能由于重新计时而关闭、但应能够在 RFoutA 和 RFoutB 之间产生已知延迟。 换句话说、如果您希望 RFoutB 上升沿在 RFoutA 上升沿之后的某个稳定时间发生、这应该是可能的。

    在特性描述期间、我们让器件同步、然后我们看到我们可以调整相位关系。

    那么、您认为如果设置条件相同、RFoutA 和 RFoutB 之间的延迟是不同的吗？
    如果是这样、我可以在本周晚些时候的实验室中检查这一点、但我今天不在办公室。

    此致、
    Dean
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    RFoutB 和 RFoutA 之间的延迟可以确定。但请帮助我检查 RFoutB (SYSREF)和 SYSREFREQ (或 SYNC 输入)之间的确定性延迟。现在、我发现 RFoutB (SYSREF)和 SYSREFREQ (或 SYNC 输入)之间存在许多周期0f rfoutA 变化。
    提前感谢！
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    IDX、

    Fosc 到 RFoutA 是确定性的
    RFoutA 到 RFoutB 是确定性的

    但声明是 SYNC 到 SysRefReq 不是确定性的、SysRefReq 到 RFoutB 也不是确定性的。
    但是、由于 SYNC 和 SysRefReq 都由 Fosc 进行时钟恢复、并且 SysRefREq 由相位内插器时钟和 RFoutA 时钟进一步时钟恢复、这是一个惊喜吗？

    环路外的任何分频器都会引入非确定性延迟。 对于 SysRef、ther 是循环外的其他分频器。
    我想在工作台上测试这个、但本周已完全淹没。

    此致、
    Dean