[参考译文] CDCLVC1310：CDCVLVC1310的射频输出辐射问题

admin

Other Parts Discussed in Thread: CDCLVC1310

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/743097/cdclvc1310-rf-output-radiation-issue-of-cdcvlvc1310

器件型号：CDCLVC1310

大家好、

我的客户正在使用 CDCLVC1310。输入为100M 晶体振荡器、输出10种不同的频率时钟。

但500m，900m 和1.6GHz 输出信号具有高水平射频辐射、无法通过射频辐射测试。

因此、您是否有关于电源、GND 或输出布局的一些布局建议、以减少射频辐射。

您能否帮助分享一些有关时钟缓冲器布局的材料？

Lacey

非常感谢！

7 年多前

0 admin 7 年多前

TI__Guru**** 2754255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

由于具有高电压摆幅和高边沿速率(快速上升/下降时间)的不平衡/单端信号、LVCMOS 缓冲器更容易具有高 EMI 辐射和高谐波含量。具有差动/平衡信令以及较低摆幅和/或较慢边沿速率的缓冲器通常是降低 EMI 的更好选择。

确保它们使用适当的阻抗匹配(串联端接)来实现良好的信号完整性、以避免反射、充分的电源旁路(以最大限度地减少电源轨上的开关瞬变)、并以受控阻抗和最小环路面积(信号和返回路径)对时钟进行布线。在接地层上方和下方的内层上布线时钟可提供一些屏蔽。降低 LVCMOS 输出摆幅(更低的 VDDO)并添加一些负载电容(降低边沿速率)可能有助于减少辐射。

以下是 TI 的一些资源：

www.ti.com/.../szza009.pdf

Alan

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCLVC1310：CDCVLVC1310的射频输出辐射问题