This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:基于 DLD 退出

Guru**** 2556760 points
Other Parts Discussed in Thread: LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/698512/lmk04832-exit-based-on-dld

器件型号:LMK04832

您好!

我对 LMK04832有疑问。

[问题]
LMK04832请勿在保持退出模式下退出保持模式:基于 DLD 退出。
其他配置为默认配置。
这就是为什么?
是否还有其他要设置的寄存器?

感谢您的考虑。

此致、
Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kudo、
    您能否监控引脚上的保持状态和 DLD 状态?
    锁定状态可能不稳定、请再次输入保持。 重复 LOCT-UNLOCD-ENTER HOLDOVER - EXIT HOLDOVER。
    如果出现这种情况、请尝试使用更大的 HOLDOW_DLD_CNT。

    此致、
    肖恩
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shaw-San、您好!

    感谢您的评论。

    我确认了引脚上的保持状态。
    但我不监控 DLD 状态。
    I wil 监控引脚上的保持状态、DLD 状态和 PLL1/2锁定状态。

    我将尝试更大的 HOLDOW_DLD_CNT。

    感谢您的合作、

    此致、
    库多

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kudo、

    好的。 让我们看看 LM04832上发生了什么。

    此致、

    肖恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在 Los 出口下、您可以轻松地退出保持模式。 当 LOS 检测到输入信号时、器件将退出保持并锁定。

    当被 DLD 退出时、寄存器字段 PLL1_WND_SIZE 和 HOLDDOWN_DLD_CNT 协同工作、以设置基准时钟所需的 ppm 精度、从而退出 HOLDOVER 设置更大的 PLL1_WND_SIZE 和更小的 HOLDOW_DLD_CNT 将导致更容易退出的 HOLDOVER、因为可接受的 ppm 误差更宽。 在 PLL1_WND_SIZE 和 HOLDD_CNT 设置内、当分频基准的相位(PLL1 R 的输出)与分频反馈(PLL1 N 的输出)的相位对齐(或短暂交叉)时、会发生通过 DLD 退出保持的情况。 当由 DLD 使用此退出时、在保持模式下可能存在一个基准并且与反馈(保持模式)时钟相位差为180度。 如果基准频率与保持频率之间的 PPM 误差非常低、则可能需要很长的时间才能使 PLL1 R 和 PLL1 N 相位漂移和交叉、以便器件可以确认精确的基准并退出保持。 因此、保持退出时间可能是一分钟或更长时间。 作为某些 ppm 误差的基准、从180度到0度的漂移要快得多、保持将很快退出。

    在保持选项卡上的"相位检测器保持退出条件"下编程的设置下、TICS Pro LMK04832工具将计算保持退出所需的 PPM。

    您可以通过在 Status_LD1和 Status_LD2引脚上设置 PLL1 R/2和 PLL1 N/2调试输出并使用示波器进行探测来观察发生的情况。

    73、
    Timothy