• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 183 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCDB803：外部终端

admin
Guru**** 2386620 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1221791/cdcdb803-external-terminations

器件型号：CDCDB803

数据表使用了"通常直接连接到 PCIe 差分时钟输入"和"集成了大量外部无源器件"这两个短语。

我将其解释为这意味着串联33欧姆的典型外部端接、不需要49.9欧姆下拉电阻器。

请确认。

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Grant：

    我假设您在谈论器件的 LP-HCSL 输出的端接？ 在这种情况下、集成了串联端接电阻器以匹配85欧姆差分输出线路或100欧姆差分输出线路、可以在使用寄存器设置(开始)之间进行选择。 据我所知、LP-HCSL 格式不使用基本 HCSL 格式等下拉电阻器、因此总体而言、您不需要任何外部端接组件。

    此致！

    Evan Su