This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1217664/lmk05028-why-is-output-phase-jitter-estimated-between-12khz-to-20mhz
亲爱的先生们， 我想知道输出相位抖动的估算值为何介于12kHz 至20MHz 之间。
LMK05028数据表中有图7至10 (SNAS724A–2018年2月–2018年4月修订)。 在12kHz 至20MHz 范围内描述所有输出相位抖动。 我想知道不考虑12kHz 下相位噪声的原因。
此致、
您好！
不同的应用根据其抖动规格具有不同的相位噪声集成范围。 12kHz 至20MHz 是 SONET 系统的集成范围、它已成为抖动规格的非正式行业标准。 它非常适合用作"品质因数"、因为它通常包括一些 PLL 噪声、VCO 噪声和输出缓冲器噪声。
不过、我可以理解、您是否对更贴近您的应用的不同范围感兴趣。
不过更常见的情况是、人们并不总是知道相位噪声的集成范围实际上会影响其系统。
73、 Timothy.
大家好、Timoty T、
感谢您的答复。
这让我理解得非常好。
