• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 234 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2694-EP：OSCIN 抖动要求

admin
Guru**** 2584465 points
Other Parts Discussed in Thread: LMX2694-EP, LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1207360/lmx2694-ep-oscin-jitter-requirement

器件型号：LMX2694-EP
主题中讨论的其他器件： LMX2594

您好！

数据表中写道、性能是使用干净的100MHz 输入基准测得的、但未提供有关其干净程度的其他信息。

我知道、相位噪声不仅取决于输入时钟基准、还取决于 PLL 噪声和 VCO 噪声、例如、仅考虑 OSC 输入、以实现 LMX2694-EP 数据表第10页上给出的性能(图6.4)  当输出频率为8.1GHz 时、抖动为61.2fs、我们可以说 输入时钟基准(晶体振荡器)的抖动必须低于61.2fs 吗？  

此致、

  • 0
    TI__Guru**** 2584465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Selim：

    LMX2594 EVM 用户指南中提供了以下建议、该指南也适用于 LMX2694。

    为了降低抖动、环路带宽通常设计为数百 kHz。 例如、EVM 环路带宽为430kHz。

    因此、低于430kHz 偏移的参考时钟相位噪声很重要、因为此噪声将通过 PLL。  

    您可以使用 PLL Sim 来估算输入时钟噪声的影响。  

    https://www.ti.com/tool/PLLATINUMSIM-SW

    可在菜单栏中找到用户指南。