• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 373 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05318B：面向 DPLL 时钟间歇性丢失

admin
Guru**** 2524550 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1195857/lmk05318b-facing-dpll-frequency-loss-of-lock-intermittently

器件型号：LMK05318B

您好、TI 团队、

我 面临 DPLL 频率间歇性锁定丢失的问题。

我将轮询 R14位6 LOFL_DPLL。 我看到位不断切换。  我正在使用所附的 TCS 文件和寄存器转储。  请帮我复查此文件并验证阈值是否设置正确。

另一个观察结果是 DPLL 已锁定至主基准、且 DPLL 未处于保持模式。

[Vrf：none] root@re0-re0：/var/tmp/firmware lmk5318_util.py read 232 0x64 0xe
偏移= 0xe DATA= 0x40

[Vrf：none] root@re0-re0：/var/tmp/firmware lmk5318_util.py read 232 0x64 0xe
偏移= 0xe DATA= 0x00

e2e.ti.com/.../Gamora_5F00_PFE_5F00_LMK05318B_5F00_GEN0_5F00_SYNCE_5F00_rev4_5F00_debug.tcse2e.ti.com/.../lmk_5F00_register_5F00_dump.txt

我  

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Murali：

    本周我将检查配置。

    此致、

    Jennifer 女士

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Murali、

    很抱歉耽误你的时间。 此问题的最新状态是什么？

    我检查了配置、但在结束时看不到 LOFL 切换(所有 DPLL 状态信号均为0)。 请注意、我要通过稳定的电源(SMB100A)提供基准电压。

    您能否尝试增加频率锁定 ppm 阈值、看看这是否有助于解决 LOFL 切换问题？ 如果它在切换、则 DPLL 基准正好处于锁定裕量和解锁裕量之间。

     如果 VCO1和基准之间的频率误差在锁定阈值内,则 DPLL 被视为锁定了频率。 当 DPLL 处于频率锁定状态时、如果频率误差超过解锁阈值、则被视为频率解锁。

    此致、

    Jennifer 女士

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jennifer 女士、此问题是由于使用瞻博开发工具对芯片进行了错误编程而发生的。 我们可以找到该问题的根本原因并解决该问题。 感谢您的及时响应。