您好!
我的原理图 设计为使用25MHz 晶体 作为参考时钟、配置后、我们可以 从晶体引脚查看25MHz 波形。 但 PLL 无法锁定、因此我会将 Y0配置为输出、并源自 REFCLK。 但 CDCE6214的引脚7上没有任何信号。 我们还尝试从 REFCLK 配置 Y1源、但仍然无法获得任何结果。 那么、如何调试硬件呢? 晶振幅是否太小? 示波器显示峰峰值电压大约为1.5V,振幅足够了、但为什么我仍然无法获得 REFCLK?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我的原理图 设计为使用25MHz 晶体 作为参考时钟、配置后、我们可以 从晶体引脚查看25MHz 波形。 但 PLL 无法锁定、因此我会将 Y0配置为输出、并源自 REFCLK。 但 CDCE6214的引脚7上没有任何信号。 我们还尝试从 REFCLK 配置 Y1源、但仍然无法获得任何结果。 那么、如何调试硬件呢? 晶振幅是否太小? 示波器显示峰峰值电压大约为1.5V,振幅足够了、但为什么我仍然无法获得 REFCLK?
尊敬的 Weihua:
输入和 PLL 配置看起来正常。 我注意到的唯一不寻常的细节是,在用户控件中-- > Pin Configuration 中、我看到 GPIO1和 GPIO4配置为输出、但您的原理图将其中一个配置为输入、另一个配置为输出(文本显示 GPIO1 INPUT 和 GPIO4 OUTPUT、但箭头似乎相反)。 不确定它是否与 PLL 问题有关、但我认为值得检查并在必要时更正。
为了确保我正确理解您的情况:在您最初的帖子中、您表示当您尝试将晶体旁路至 Y0和 Y1时、晶体无法正常工作。 在您的下一篇文章中、您说"当选择 ref_clk 时、Y0和 Y1的输出是正确的。" 这是否意味着您现在可以正确旁路晶体并读取 Y0上的输出? 您是否为了让它正常工作而进行了任何更改?
当器件处于激活状态时、尝试重新校准 PLL ("PLL"页面顶部的按钮)、并让我们知道 PLL 之后是否可以锁定。
此致!
Evan Su