[参考译文] CDCE62002：内部 EEPROM 至 RAM 加载问题

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1240714/cdce62002-int-eeprom-to-ram-load-issue

器件型号：CDCE62002

您好、我介绍了一些关于 EEPROM 到 RAM 加载的数据表说明、

引用数据表-

注意：SPI_LE 信号必须为高电平、
在 PD^的上升沿正确加载到 RAM 的 EEPROM。 -问题#1:我们没有找到任何关于在 PD 上升之前 SPI_LE 应该开启的时间的指令^

关于时序要求：

最大并联电容：最大7pF -问题2：此电容器的放置位置是什么？

PD 要求
PD 信号的 TR/TF 上升和下降时间从 VCC 最大值的20%上升到80% 4ns -问题3是否意味着 PD 的上升速率不应超过4ns？

谢谢

阿尔耶

10 个月前

0 admin 10 个月前

TI__Guru**** 670830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Arye、

1.在数据表的"引脚功能"部分中、提供了一些有关时序的指导："SPI_LE 信号必须为高电平、EEPROM 才能在 PD 的上升沿正确加载"。我会将其解释为 SPI_LE 信号必须至少在 PD 信号为0.2 * VCC 时指定为0.7 * VCC。 SPI_LE 引脚上的内置上拉电阻器足以执行此任务。、假设在 VCC 之前未发出 PD

2.这与辅助输入引脚 AUX_IN 有关。这在大多数情况下不使用。

PD 信号从 VCC 的20%上升或下降到80%所需的时间 不得超过4ns 。

谢谢。

卡德姆

0 admin 10 个月前

TI__Guru**** 670830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kadeem：

非常感谢您的快速反应、PD_和 SPI_LE 线路都具有150k Ω 上拉电阻、因此、如果这两个线路都在上电时开始上升、它们应该一同上升。

请查看我的方案和实验结果、我们在 EEPROM 加载到 RAM 时很少有产品发生故障

将我们的电容器从22n 替换为100N 可以解决这些卡正确上电的故障、但我认为我们在设计中不符合4ns 的要求、您将很高兴向我们推荐可确保我们的设计不会出现任何故障的正确步骤

0 admin 10 个月前

TI__Guru**** 670830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Arye、

很高兴听到增加 PDN 电容解决了这个问题-我们已经看到在某些情况下、可能需要增加该电容才能成功启动部件。

很难在 pgoto 中判断是否违反了时序规格；但是、如果上电现在完全成功、那么这可能不再是问题。

谢谢。

卡德姆

0 admin 10 个月前

TI__Guru**** 670830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、感谢 Kadeem、

该图片显示每个正方形的时间为1ms、这意味着 PD_的上升时间远超过4ns。

我希望从你的上面的回应,这意味着如果加电成功完成,这种解决方案是好的。

TNX、

阿尔耶

0 admin 10 个月前

TI__Guru**** 670830 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Arte,

只要输出时钟在启动时一直正确启动、这应该不是问题。

谢谢。

卡德姆

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCE62002：内部 EEPROM 至 RAM 加载问题