This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820:在即时校准后是否保持类别3相位同步? 优化同步事件后的频率稳定时间。

Guru**** 2397395 points
Other Parts Discussed in Thread: LMX2820

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1242830/lmx2820-is-category-3-phase-synchronisation-maintained-after-instant-calibration-optimising-frequency-settling-time-after-sync-event

器件型号:LMX2820

您好、TI 论坛成员:

我目前正在进行一个项目、需要使用四个 LMX2820 PLL 执行跳频、同时确保它们的相位同步。 具体来说、我的目标是实现小于200微秒的频率切换时间。 相位同步要求属于类别3。

如果就如何有效完成这项任务提供任何指导或建议,我将不胜感激。 以下是我想说明的几个具体要点:

1.是否在每次发生类别3的频率变化后都必须执行 VCO 校准? 有什么权变措施吗?  我很想知道如果执行即时校准或完全辅助校准、是否需要重新同步 PLL。 我假设在使用完全辅助校准时不会保持同步。 校准后、为了保持相位同步、是否需要考虑任何事项或步骤?

2.为了优化同步后的频率稳定时间(以便减少 MASH_RST_COUNT 值),我对增加环路带宽持开放态度。 但是、必须确保杂散电平保持在-50dBc 以下。 能否就如何在保持杂散水平处于所需范围内的同时调整环路带宽提供建议或指导? 我计划使用200MHz 的 fOSCIN。 是否有其他方法可以缩短同步事件后的频率稳定时间?

非常感谢有关这一主题的任何见解或建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Krishnaprasad:

    使用 Cat.3 SYNC、在频率更改后、我们需要再次同步。 例如、它已在 F1处同步。 现在我们将频率更改为 f2、无论我们使用的是完全辅助、即时校准还是无辅助、我们都需要提供一个时间关键型同步脉冲、还需要使 FCAL_EN=1才能再次同步。

    同步需要时间、所需的时间大约为数百微秒。 环路带宽不是总体切换时间的主要限制因素。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    感谢您的澄清。

    有哪些建议的方法可以减少同步时间?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、您好 !!Krishnaprasad、

    我没有减少同步时间的解决方案、这也是我向我们的设计人员提出的问题。