• 状态
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 107 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5C33216EVM：奎特；锁相丢失；

admin
Guru**** 1472385 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1243801/lmk5c33216evm-loss-of-phase-lock

器件型号：LMK5C33216EVM

我想生成特定的时钟频率、在此过程中遇到一些问题。 我使用了随附的配置文件来在 TICS Pro 中配置 LMK。 加载 CONFIG 文件并读回状态位后、我发现 LOPL_DPLL3正在清除、并且在我执行"Clear Latched Bits">>"Read Status"时随机出现。 我附上了几个同样的例子。

为了进一步验证相位锁定、我尝试找到 LMK 器件生成的时钟信号与主时钟源生成的相同频率时钟信号之间的相位差、主时钟源也为 LMK 器件提供基准(REF1=10MHz、REF0=100MHz)。 可以观察到、两个时钟之间的相位差随时间而变化。

但当使用默认配置时、LMK 时钟和主时钟之间的相位差在写入时间内保持恒定、并且 LOPL_DPLL3 在读取状态时会被清除。

差分输出的预期 HD2幅值是多少？

e2e.ti.com/.../LMK5C33216-config-for-AFE-testing_2C00_-boost-on_2C00_-config1.tcs

  • 0
    TI__Guru**** 1472385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    因此、锁存位(在中断使能= 1 (INT_EN=1)时可用)是捕捉可能正在出现或将要发生的事件(例如间歇性 LOPL)的好方法。

    关于 LOPL、我看到了一点：如果基准具有一些高抖动和/或 DPLL LBW 很窄、可能需要增加锁相窗口阈值。  在验证页面上、在右侧、您可以增大 DPLL3锁相检测阈值大小。

    • 由于存在迟滞、因此锁定和解锁阈值大小有所不同。
    • 根据设计、当计算 DPLL 环路滤波器或按下"重新分配所有"按钮时、阈值会设置为最小值以适应 Δ-Σ DPLL 的变化。  但是、为了使 LOPL 能够用于输入抖动/漂移和 DPLL 环路带宽的不同组合、应增加这些阈值。

    73、
    蒂莫西

  • 0
    TI__Guru**** 1472385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我尝试更改 DLL3锁相检测阈值大小。 我观察到 LOFL_DPLL3错误。