[参考译文] LMK04828：分配模式-所有 DCLK 输出同步/相位对齐

您需要分频器同步。 通过 SPI 对分频器进行编程会触发分频器复位、并且 SPI 时钟和锁存器可能不会与 分配参考时钟对齐。  由于 SPI 时钟通常比分配时钟慢很多倍、因此您基本上始终可以假设 通过编程分频器生成的复位信号会将其与随机阶段对齐。

虽然 SYNC 信号是必要的、但 SYNC 信号对时序不是关键型。 您只需在寄存器编程后的任何时间切换 SYNC、可以通过 SPI 切换 SYNC_POL 位来切换 SYNC、以便所有分频器同时接收其复位信号。

我会修改我的答案、使其更加清楚：

• 无论同步行为如何、所有 SDCLK 输出都将对齐、前提是它们具有相同的本地延迟设置(数字和模拟)。 它们在示例中都共用一个公共分频器、因此如果它们的局部延迟相同、它们都应共用一个共同的相位对齐。
• 如果您希望所有输出 与输入对齐、即每个输出边沿总是有一个输入边沿、则可以在分配模式下保证这一点、因为正如您所说、输出路径中只有分频器、它们都来自输入基准。
• 如果您希望所有输出 相互对齐、即每个器件时钟分频器 针对其上升沿共享相同的输入时钟周期、或者每个器件时钟与 SDCLK 共享一个公共相位偏移、则 需要同步(它不是时序关键型)。 当您对 分频器的寄存器进行初始编程时、分频器会复位、 分频器复位的时序实际上是随机的、因此您示例中的所有输出时钟都可以有效地获得10个可能相位中的一个、并且不能保证任何器件时钟都将共享一个相位、直到手动同步。
  
  • 用户可以 在 POR/复位后的任何其他内容之前、先对 SYNC_EN、SYNC_MODE、SYNC_DISx、SYSREF_MUX 和 SYNC_POL 字段进行编程、以将整个输出分频器网络保持在复位状态；然后、在所有其他编程完成后、清除 SYNC_POL、设置所有 SYSREF_DISx 并将 SYSREF_MUX 切换为连续。 请注意、 它隐式要求 CLKIN1在 POR 之后运行、因为 SYNC_MODE 多路复用器被重新定时到时钟分配路径。  
  • 如果您通过某种方式安排在 POR/复位发生之间直到所有寄存器都编程完毕后才提供 CLKIN1、并可以保证 CLKIN1在空闲状态下无噪声、则从概念上可以跳过提供同步、对分频器进行编程、 并在提供分配时钟之前触发所有复位；由于分频器复位针对所有分频器在确定数量的分配时钟周期中发生、因此 所有分频器将在提供 CLKIN1信号时与可重复相位对齐。 我不建议尝试这样做、因为 输入缓冲器在内部与几十 mV 的迟滞交流耦合、所以在编程过程中不会接收到太多的杂散噪声、从而在写入所有分频器寄存器之前意外触发分配路径时钟周期。 (特别是在 CLKIN1提供三态、而不是在关断期间保持低阻抗时)。