[参考译文] LMK04832：关于同步多 LMK04832输出

在这两种情况下、答案都是肯定的。 但在任何一种情况下、同步都不是时序关键型。

当您对 LMK04832通道分频器进行编程时、编程操作也会触发分频器复位。 由于 SPI 时钟比寄存器复位慢得多、因此分频器的相位可以通过编程操作进行有效的随机化。 因此、始终需要同步来在单个器件上对齐分频器。

但是、不需要同步即可根据10MHz 输入时钟将 SYSREF 分频器与可重复的相位偏移对齐-您只需将 PLL1的相位检测器设置为10MHz (即 PLL1_R 和 PLL1_N = 1) 以保证10MHz 输入时钟边沿和10MHz SYSREF 分频器边沿之间的对齐。   然后、您可以利用 SYSREF 分频器相位对 SYNC 信号重新计时、从而使 SYNC 信号的时序变得不重要。 将每个100MHz 输出的 SYNC_DISx 位设置为0、将 SYSREF_MUX 设置为 重新定时同步、并切换 SYNC_POL 位 以对齐所有相位；将 SYNC_DISx 位复位为1并随后将 SYSREF_MUX 恢复到所需状态。 由于 SYSREF 重定时器与10MHz 输入对齐、并且100MHz 输出是10MHz 的倍数、因此100MHz 时钟都将有一个相对于10MHz 时钟的可重复相位偏移。

如果您需要、可以将此过程设计为自动。 通过设置 SYNC_PLL1_DLD=1并将 SYNC_MODE 设置为正常 SYNC、您可以确保 在 PLL1锁定之前将 SYNC 信号置位。 您最初会通过将 SYSREF_MUX 设置为 retimer 模式并清除 SYNC_DISx 位对器件进行编程；100MHz 输出最初将保持在复位状态。 然后、当 PLL1锁定时、SYNC 条件与 SYSREF 分频器(因此是10MHz 输入)同步提升、并且100MHz 输出都同步。 锁定后、只需将 SYNC_DISx 位设置回1并 设置 SYSREF_MUX 所需的状态。  如果使用了基于引脚的脉冲发生器、您可能还需要清除 SYNC_PLL1_DLD、以便 PLL1的失锁不会意外触发 SYSREF 脉冲发生器。 请注意、PLL1失去锁定不会影响输出的相位关系、因为输出保持同相并从同一 VCO 分频。

由于 SYSREF 与10MHz 器件对齐、 因此根据定义、SYSREF 在不同的 LMK 之间对齐、因此重新计时同步(以及随后的100MHz 输出)也将在不同的 LMK 之间对齐。 请注意、PLL1丢失锁定会暂时 使 不同的 LMK 偏斜、但力矩锁定会在所有器件上恢复、所有 LMK 上都会恢复相同的初始相位偏移。 换句话说、您只需要在启动时在每个器件上同步一次。

另外一点：您应该永远不需要如上所述使用您的配置来设置 SYNC_DISSYSREF=0 -换句话说、从不需要复位 SYSREF 分频器。 由于 SYSREF 位于反馈路径中、因此 PLL 将确保10MHz 基准和 SYSREF 之间自动具有可重复的相位关系、而与初始 SYSREF 分频器相位无关。