[参考译文] LMK04832：时钟分配模式下的 LMK04832

admin

Other Parts Discussed in Thread: CLOCK-TREE-ARCHITECT, LMK04828, LMK04832, LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1261069/lmk04832-lmk04832-in-clock-distribution-mode

器件型号：LMK04832
主题中讨论的其他器件：LMK04828、、CLOCK-TREE-ARCHITECT、 LMK03328

您好！

我计划使用 LMK04832(LMK1)生成12个(12) 33.33333 MHz 参考时钟输入到12个 Xilinx Zynq MPSoC/RFSoC 和一个10MHz 参考时钟到 LMK04828 (LMK2)。

一个100Mhz TCXO 连接到 LMK1 clockin1输入、LMK1配置为在时钟分配模式下运行。

*1
若要从100MHz 生成33.33333MHz、我需要使用奇数分频值3。数据表指出、50% 占空比时钟可由奇数分频值生成、请确认。

*2
LMK04832 (LMK1)的一个10MHz 输出作为 TCXO 参考时钟连接到 LMK04828 (LMK2)、该时钟将向 RFSoC 生成采样时钟。
这种架构可以使用吗？
LMK04828 (LMKK2)的所有时钟输出是否干净且无抖动？请确认。

*3
LMK1的33.33333 MHz 输出通过一个2：1时钟多路复用器(SN74AUP1T157DCKR)连接到 MPSoC/RFSoC。
该多路复用器的第1个输入来自 LMK1、第2个输入来自晶体振荡器、该多路复用器的输出以 MPSoC/RFSoC 为基准连接。
多路复用器输出会像输入一样干净吗？或者它会产生任何问题？请确认。

谢谢。此致、

Ranjini.R

2 年多前

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
1.假设启用了占空比校正、则正确：

2.主机 LMK04832的输出将具有非常干净的参考时钟(VCXO)，因此具有非常干净的输出，辅助器件上的输出也应该非常干净。

假设33 + 1/FET 3 MHz 输出均为 两者皆可 是的、多路复用器输出也应该是干净的。

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Vicente：

在 TICS Pro 中、输出配置如"规范/标准"、"规范/关闭"、"库存/库存"
如果我必须在 LVCMOS 模式下将 CLKoutx 和 CLKoutx*同时用作2个时钟，我应该选择哪种配置？

谢谢。此致、

Ranjini.R

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
Norm、假设您更喜欢具有 SE 对内 CLKS 同相。

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Vicente：

2.主机 LMK04832的输出将具有非常干净的参考时钟(VCXO)，因此具有非常干净的输出，辅助器件上的输出也应该非常干净。 - 在目前的 LMK1配置中,我们没有 VCXO。 VCXO_MUX 配置为直接使用 clkin1 (100Mhz - TCXO)输入运行。所以、输出时钟将是 CLKIN1的直接分频版本、那么输出时钟将会像 CLKIN1一样干净、或者会发生性能下降？

谢谢。此致、

Ranjini.R

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
TXCO 输出通常也非常干净、因此我认为 LMK1输出不会出现任何明显降级。

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Vicente：

您能为上述具有适用于一次性配置的集成 EEPROM 的时钟分配设计推荐任何时钟发生器吗？

谢谢。此致、

Ranjini.R

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
还有一个问题、对于12个33.3 + 3 MHz 输出时钟、您是否需要特定的输出格式？那么 LMK2的10 MHz clk 又如何呢？我看到您询问 SE 时钟、但我宁愿收到确认、而不是假设所有时钟都是 SE。

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Vicente：

我们需要针对 FPGA 的33.33333MHz 以及针对 LMK2的10MHz、所有时钟都是 SE (LVCMOS)。

谢谢。此致、

Ranjini.R

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
建议您尝试使用时钟树架构： webench.ti.com/.../

您提供频率计划、它会生成可满足您要求的器件报告、其中包括价格和封装。
LMK03328实现您的目标。请注意、此器件是时钟发生器、不是抖动清除器、但鉴于您的输入非常干净、我认为没有必要进行抖动清除。

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、 Vicente：

FPGA 的33.33333MHz 连接到3.3V 组。 LMK03328的数据表显示为 1.8V LVCMOS。

如果 LMK03328的 VCCO 连接到 3.3V、输出是否为 LVCMOS33？

谢谢。此致、

Ranjini.R

0 admin 2 年多前

TI__Guru**** 2388460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ranjini：
LMK03328只能输出1.8V LVCMOS。
状态引脚只能生成2 3.3V 输出。

在本例中、我认为有必要使用 LMK04832。

此致、

维森特

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：时钟分配模式下的 LMK04832