[参考译文] LMK04610：针对 JESD204接口的多芯片同步

admin

Other Parts Discussed in Thread: LMK04610, LMK1D2104

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1266618/lmk04610-multi-chip-synchronization-for-jesd204-interface

器件型号：LMK04610
主题中讨论的其他器件： LMK1D2104

您好、TI 团队、

我对 JESD204接口的多芯片同步有一个通用问题。

假设我在我们的应用中使用 LMK04610计时器件。

DEVCLK 和 SYSREF 是使用该时钟芯片生成的、当然、其中的设置/保持要求也满足。

那么我在这里的问题是、我的设计中有大约4个收发器、每个器件都需要 DEVCLK 和 SYSREF 时钟。

我是否真的使用 PLL 来生成这些时钟、或者使用任何符合 JESD204的扇出缓冲器是可以的？

谢谢。

马尼坎塔

2 年多前

0 admin 2 年多前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Manikanta：
您可以使用缓冲器、但仍需要一个额外的符合 JESD204标准的 clk 发生器(如 LMK04610)来生成所需的时钟、这些时钟将作为扇出缓冲器的输入。

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Prado

我将使用 LMK04610作为我的设计、其中一个输出会进入并馈入扇出缓冲器、然后生成多个 DEVCLK 和 SYSREF 组合、因为我的收发器需要4对这样的时钟。

但我在这里的问题是、扇出缓冲器足以管理适当的同步。

谢谢。

马尼坎塔

0 admin 2 年多前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Manikanta,

我认为、只要谨慎地考虑自己能够承受多大的器件间偏差、就可以让 JESD 同步与任何标准1：n 扇出缓冲器一起工作。每个扇出缓冲器都具有由温度、电压和工艺变化决定的总传播延迟、这些变化在多个器件中表现为器件间偏斜。只要相对于 JESD 扇出所需的设置/保持时间而言、缓冲器的器件间偏移很小、就应该没有问题。即使比所需的要大、也可以通过将扇出缓冲器保持在相似温度和电源电压下来消除温度和电压分量、从而只留下工艺偏差... 但大多数供应商(包括 TI)很难将偏差源区分为温度/电压和工艺。

为避免在估算器件间偏斜的可分离贡献方面遇到难题、我们通常建议为相互 DEVCLK/SYSREF 扇出使用 LMK1D2104或该系列中类似的器件：由于该器件在同一器件上包含两个独立的1：n 扇出缓冲器、因此温度/电压/工艺变化必须非常小、因此两个扇出段之间的偏斜也非常小(<20ps)。

另一方面、LMK04610在每个输出通道中均可提供相对精细的粒度的数字和模拟延迟补偿。因此、如果收发器之间的距离较远、或者必须穿过电缆阵列或在单独的子组件上布线、那么使用 LMK04610通道可能更有意义、因为这有助于补偿直到可能出现扇出的延迟。如果您的用例涉及所有收发器紧在一起或布线延迟控制良好、则扇出缓冲器的一对 DEVCLK/SYSREF 可能是最简单的。

此致、

D·佩恩

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04610：针对 JESD204接口的多芯片同步