[参考译文] LMK05318：应用程序问题

您好！

[报价用户 id="496057" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1256933/lmk05318-application-issue "]

1) 1) LMK05318是否可以在开关输出上同步1588时钟的频率锁定和相位锁定？

[/报价]

如果1588时钟是可接受的输入 频率、则答案是肯定的。  LMK05318可以对这个输入频率进行频率和相位锁定至这个输入频率。

但是、通过 PTP 锁定 时、不需要"输入时钟"。  LMK05318可以锁定到一些稳定的频率基准、然后 PTP 算法向 DCO 发送命令、使 PLL 向上/向下变为 锁频/相。

有时、PLL 将锁定到频率 参考时钟、使用 DCO 执行相位对齐。

[报价用户 id="496057" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1256933/lmk05318-application-issue "]

2) 2)是否有特殊的软件算法来调整 LMK05318的输出同步频率？

[/报价]

上面我提到过、对 LMK 进行 DCOing 是如何实现 PTP 的。   软件算法将 从 LMK05318获取 PTP 信息、相位/频率信息、然后进行适当的 DPLL 调整。

两点。

(1) LMK05318需要 XO 输入频率来运行 APLL、并在 DPLL 输入丢失时提供"保持"频率精度。  将 LMK05318 DCO 应用于 DPLL。  这意味着您需要的输入基准无法在没有 DPLL 输入的情况下进行 DCO 调整。  因此、典型的配置是具有一个 DPLL 可锁定的频率精确时钟、例如 SyncE 基准或 OCXO。  然后、您可能有一个 XO/TCXO/或 OCXO (如果不在输入端使用 OCXO) 在"XO"APLL 基准上-您可以选择"XO 技术"、具体取决于(i)所需的保持性能和(ii)您希望 DPLL 环路带宽有多窄的功能-通常情况下、对于 DPLL 环路带宽、您会希望使用 TCXO 或 OCXO 实现小于 10Hz。

(2) LMK5B33216/414和 LMK5C33216可在无 DPLL 基准输入的情况下执行 DCO。  因此、您可以简单地将 APLL 锁定到 XO 输入、然后 直接向 APLL 提供 DCO 更新(或像 LMK05318中那样为 DPLL 提供更新)。

73、
蒂莫西

您好 Cherry：

PTP 堆栈是通过与 TI 合作提供的、我们将根据您的架构和时序精度要求来定制 PTP 堆栈。 您可以发送电子邮件至 k-mandoth@ti.com 吗？ 我需要知道 PTP 堆栈所需的项目详细信息和几个规格要求。  

谢谢。

库马尔帕尔。