This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2581:无法获取正确的频率且没有数字锁定

Guru**** 657500 points
Other Parts Discussed in Thread: CODELOADER, LMX2581, LMK04906, LMX2581E, USB2ANY
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1261198/lmx2581-not-achaive-proper-frequency-and-no-digital-lock

器件型号:LMX2581
主题中讨论的其他器件: LMK04906、CODELOADER、 USB2ANY

大家好。

在项目中、我们在一个 PCB 中使用两个 LMX2581、两者   的电路、作用和布局都非常相似。 另一方面、布局与 EVM 板没有显著差异。 这两种信号都具有由 LMK04906用频率100MHz 分配的 OSCin 信号、振幅 约为1、6Vpp (在 OSCin 引脚上)、是看起来不错的子波。 说明电路、环路滤波器部分与数据表中的9.2.2.2章节类似。 我们的目标是在每个芯片的一个输出上实现1GHz (例如1000G 和1500G)的输出频率。 我们使用 TICS Pro 生成寄存器值、并通过 SPI 使用 Raspberry Pi 对其进行写入。 LMX2581的编程序列包含:使用复位位对 R5进行编程、在每个寄存器之间以大约500us 的延迟对寄存器 R15-R0进行编程、并在大约160ms 后再次对 R0进行编程。 每次芯片按顺序编程:LMK、LMX (1)、LMX (2)、这样我就能在两个 LMX 上观察 beachvior、因为它们的配置相同。 区别在于:LMX (1)在 LMK 附近的 OSC 信号中具有交流耦合电容器、而 LMX (2)在 OSCin 引脚前面有额外的电容器(如 EVM 板那样具有电路化)。  LMK04906提供的时钟仍然存在、但芯片位于同一电路板上。  

我 曾尝试达到目标输出频率、但当它无法成功时、我尝试获取任何设置频率并获取锁定状态。 我试过几十种配置、无法达到正确的频率、 在 LD 引脚上获得"DLD & VTUNE GOOD"。 在某些情况下、器件会提供最大 VCO 频率、最终除以 VCO_DIV。 在其他配置中、频率错误、但与 VCO 的极端频率 不同、在采用同一配置的两个编程序列之间、频率有时会有所不同。 在某些配置中、器件提供的频率与配置不同(例如:SET 1900m、GET 2200M 或2050M)、但我在 LD 引脚上得到"VTUNE"(好信号:))、Vtune 电压稳定在1.26V 左右、这意味着(正如我从其他主题中读出的)电压调谐正常、 模拟部分锁死了、但能拿到"DLD"(数字锁检测)。 在一些配置中、我得到1810MHz、当设置1805MHz 时、什么看起来不错、但发生任何锁定、偏差为3MHz、并将设置频率更改为例如1750MHz、我得到1900MHz。  现在、我希望在 LMX2581的 OSCin 引脚上有额外的电容器、因为它始终在 LD 上设置"OSCin SET"、当 LMX 没有额外的电容器时、有时会设置它。 我试图:改变 VCO (通过强制)、泵增益、分频器和乘法器组合、VCO_CAPCODE 值、FPD 频率、更改编程序列(例如、添加3次编程 R0、有时会改变效果)等、但无法实现。 我认为最高 FPD 频率更好(如数据表中所述)但并不总是如此。 我曾尝试使用 LD 引脚作为"R/2"或"R/4"、但在某些情况下、我在 LD 引脚上没有获得此信号。 输出频率的偏差约为1 -3MHz。 有时、我 在编程后一小部分秒内看到频率是适当的、并变为不正确。 我对诊断功能有一些疑问、当然主要问题是:

1.如何获得正确的频率和锁定? 我如何对其进行调试或诊断?

2.我可以解释 LD 引脚上的"OSCin Det"是因为 OSCin 信号是正确的吗? 这意味着我无法这样做。

3、如何检查4个重要事项是否正确:编程、输入信号、电压锁、数字锁?

我认为这是数字(相位检测器)问题、但正如我认为如果 VTUNE 电压是正确的、我们只需要相位检测、但我不知道如何诊断/调试它。  

现在我回到起始点(数据表中的9.2.2.2章节配置)。 按如下所示设置配置、并获得如下频率(在 LMX2581上、在 OSCin 引脚上使用额外的电容器、因为如果没有该电容器、第二个 LMX 会提供2800MHz)、LD 上的"VTUNE"为高电平、Vtune 电压为1、23V。

非常感谢您的帮助。

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请使用频谱分析仪验证合成器的输出频率。 示波器不会提供准确的频率信息。

    您的配置有多个问题。

    您已将 MASH_ORDER 设置为整数、但分数分子不是零。 这个分数最终将被忽略、所以输出频率将为25MHz x 119 = 2975MHz。

    2975MHz 或3000MHz 需要 VCO3、但你已经强制芯片使用 VCO1、它肯定不会锁定。

    下面是一个输出3GHz 的示例。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、感谢您的 快速响应。

    抱歉、我没有看到在我添加到 topc 的图形中强制执行 VCO 的这个简单错误、但在开始主题之前、我尝试了配置的时间量而不强制执行 VCO。


    在我的配置中:
    -I 已禁用强制 VCO,并选择"从 VCO1开始-无更改"。
    -已将 FRAC_ORDER 更改为:第1、第2、第3、无更改。 我的意思是 FRAC_ORDER、因为我找不到 MASH_ORDER (在 TICS 或数据表中)。
    但在测试时、大约几分钟、输出频率从1900m 变为2000M。

    我尝试了图形中的配置、但输出频率约为2930 -2960MHz、从 VCO 开始变为 VCO1、
    或强制 VCO3不起作用。 在上述所有情况下、Vtune (LD 引脚)设为高电平。

    Stragne 是我在 LD 引脚上没有 R/4信号(当然配置为 R/4)、当我有 OSCin 信号时、
    以及 LD 引脚设置为高电平上的"OSCin Det"-当然不会同时出现。 编程看起来很好、但更改配置中的一些
    器件行为中进行关联的更改。 因此、我想我无法确保器件看到了正确的输入 OSCin 信号。 但在某些配置中(我没有保存它)、LD 引脚上的信号(R/4模式)杂散、但设置适当输出频率和锁定的结果是相同的。 搜索问题原因的正确方法是什么? 我认为第一步应检查器件是否看到正确的 OSCin 信号、并检查编程是否正确、但如何确保第一个信号是否100%正确。

    您是否在  尝试要求最低的示例? 例如、对于输出频率1GHz 和1、5GHz、呢?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否提供原理图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当然可以。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您在 OSCin 处的 T 型焊盘具有15dB 损耗、此设计的用途是什么?

    LMK 和 LMX 器件之间的连接应如下所示:

    您应该在 OSCIn 的50Ω 电阻器上获得800mV 信号、可以使用示波器进行检查。

    在您的布局中、我假设蓝色层下方有一个实心接地层?

    绿色层也应用实心电源/接地层进行屏蔽。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    设计直接取自数据表、数据表中也包含布局示例、这在 OSCin 信号中是类似的。

    在电路 版本之前、我得到的输出频率约为1972MHz、Vtune 低电平、Vtune 电压3、3V、以及 R/2上仅为高电平状态。 因此、我  按照你的建议编辑了 LMK-LMX 之间的连接、并且我在 OSCin 的50欧姆电阻器上有大约1Vpp 的100MHz 清零正弦波。 我使用了标准 理学示波器、测量范围为100MHz、但当我使用范围为8GHz 的 R&S 示波器和50 Ω 的输入阻抗时、我需要约4、5Vpp 方形(但我认为是错误/不属性方法)。 我使用了图形中的配置、输出频率约为2935MHz、Vtune 较低、Vtune 电压约为几 mV、但 R/2信号正常。 我只需尝试将开始时的 VCO 更改为 VCO1、将频率更改为大约1900MHz、然后再次将其更改为 VCO3、现在频率大约为3010MHz、对于大约11MHz 偏差、我不能通过更改 N Divider 等方式稍微更改一下。

    是的、各层按顺序排列:信号(蓝色)-实心接地-接地/电源-信号(绿色)-实心接地-接地/电源-以及其他4层。

    您能否告诉我将根据器件解释什么输入(OSC)信号值为有效(我不是指范围、而是有效)?  

    执行编程时的时序很关键、或者可能对适当的器件 VCO 校准产生影响? 我的意思是、编程 R5、R15-R0和再次编程 R0之间存在大约164ms 的延迟、并且每个单个 SPI 帧之间存在大约170-500us 的延迟、这发生在我的应用中。

    趣味知识:

    -使用配置文件编程这个 LMX 之前,它包含了不同的目标频率仍然给出了3010MHz -编程是正确的,因为像振幅这样的值会发生变化,以便配置。 通道分频器不起作用-如果启用它、只是出现信号失真。

    - PCB 上的第二个 LMX 没有输入信号、但仍将 Vtune 电压设置为1、26V、并最大设置输出端的 VCO4频率。

    我查看了 AD 引脚到替换引脚/更新的设计芯片、但无法找到它为您提供的产品。 我使用 LMX2581S、但我发现 LMX2581E -它们之间有什么显著差异吗?

    您认为这个问题与以下方面有关:输入信号、布局、电源、配置、编程、 或环路滤波器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在一天的结束后,几十个编程序列,我添加了50MHz 振荡器与 CMOS 输出作为源 OSCin 的第二个 LMX ,从另一个主题(下图).

    我将您的配置用于第一个 LMX、相同的配置将 OSC 频率更改为50MHz 用于第二个 LMX、正如我看到的、两个 LMX 上的频率都发生了变化:两个 LMX 的输出都具有最大 VCO4频率-约为3800MHz。 R/2上的信号正确、Vtune 为 nOK。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    配置没有问题、我们可以通过100MHz 输入将其锁定到3GHz。

    TICS Pro 配置文件。

    e2e.ti.com/.../3GHz-output.tcs

    OSCin 仅需要400mV 的信号、如果您可以确认看到800mV 方波信号、则硬件没问题。  

    检查这是否是软件问题。 捕获 SPI 信号以对其进行交叉检查、检查您是否已对其进行正确编程。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    请发送我从您的应用(Codeloader)捕获的 SPI 信号、我想查看时序详细信息。 我使用 KingstVIS 逻辑分析仪、但如果您只向我发送一些屏幕(来自分析仪、而不是数据表) 、其中显示了对两个/三个寄存器(最少8个 SPI 帧)的写入、并且有标记的时序、或者时间刻度/单位、我将会感到满意。 以及写入主配置与再次写入 R0之间的时序。 还需要片选引脚状态。 因为我在软件中更改了一些内容、并且配置设置 正确、我得到了3GHz、"DLD&VTune Good"好了、我可以更改 CONFIG 中的频率、器件仍显示 DLD 和 VTUNE 锁定、但要设置为某个范围。 例如、2、8GHz 或3、05GHz 可用、因为测量频率不相等-误差约为00012GHz (下图对应3、05GHz)。 发生这是测量的误差、因为我将示波器与 FFT 结合使用、而不是直接频谱分析仪(如果它可能产生抖动)。

    当我尝试获取两个目标频率之一时 、- 1530MHz、但 LMX 提供大约2、5GHz 、显示 DLD 和 Vtune 锁定、因此我将尝试使用通信软件、但我需要上面所述的图形。 您可以向我发送1070MHz 和1530MHz 的工作(在您的集中)配置-我将尝试它。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果您正在使用我的.tcs 文件、并且您能够将其锁定至3GHz、则不存在 SPI 通信问题。

    当您将输出从3GHz 更改为1530MHz 输出时、您进行了什么编程?

    仅供参考、您应该计划:

    R5:0x0030 8805

    R0:0x6099 0000

    R3:0x2000 F3E3

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    按照您的建议更改这些值会得到 TICS Pro 中的1912、47MHz、但这无关紧要、但:

    我在软件中进行了一些较新的更改(配置写入)、并更改了"N"分频器和分数"区域中的 cfg 以获取目标频率、该方案可以正常运行。

     我认为 LMX2581 SPI 控制器有一些关键的时序依赖性。  这就是为什么我要求您输入包含时分的 SPI 通信屏幕截图。

    下一个问题与频率的精度有关:

    当我(通过 CE 引脚)反复复位 LMX 并上传配置时、输出频率与设定一(1530MHz)相差约2kHz、但是当我将复位之间的间隔增加到几分钟时、频率可能会相差10kHz、28kHz、80kHz、120kHz。 锁存 LMX 后、该差异不会改变(DLD 和 Vtune 良好)。 您能告诉我差异取决于什么吗?

    我还有一个关于 LMK04906的问题:我已经启用了4个输出、其中3个输出上几乎有目标信号、但第1个输出、当配置写入发生时、信号仅存在几十毫秒、并且具有错误的频率(指定高振幅)。 从芯片的内部结构来看、我觉得这个问题看起来像是输出电路故障、但是其工作原理却给出了信号、所以看起来并没有明显的损坏。 寄存器复位直接输出后、这类似于某些内部信号路径、但在配置后、启用了目标(已损坏)电路。 我在同一(CLKout0)输出的两个 LMK 上存在此问题、但 CLKout0和 CLKout1具有相同的外部电路(CLKout1工作正常)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这是 SPI 波形、速度为20MHz。 寄存器之间没有等待时间。

    CE 引脚不是复位引脚。 当 CE = LOW 时、芯片断电。 当 CE 恢复为高电平时、PLL 将自动锁定到最后一个设定的频率。 但是、芯片从断电状态恢复后、内部 LDO 需要一些时间才能稳定下来。 因此、在 CE 变为高电平后、输出频率可能不准确。 如果断电时间更长、LDO 稳定所需的时间会更长。  

    您为 LMK 输出编程了什么输出格式? 哪种输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢图片。

    我使用了 30-125kHz 等 CLK、但频率 并没有发挥作用。

    CE 为低了几十毫秒、而 LMX 在 CE 为高电平几秒钟之后进行了编程、因此这很可能预示着 LDO 建立和稳定适当电压的时间。 我将寻找 Furtcher 结果。

    输出格式-您是指什么? 我从 TICS Pro 导出了寄存器值、寄存器 R0在开始时重复、因为 包含复位位组。

    我使用输出 CLKout0到 CLKout3、在 CLKout0上没有信号。  

    这是我的示例 cfg。

    R0  0x80160200
    R0	0x00140180
    R1	0x00140181
    R2	0x00140042
    R3	0x001400C3
    R4	0xC0140084
    R5	0x80140C85
    R6	0x06640006
    R7	0x01110007
    R8	0x04010008
    R9	0x55555549
    R10	0x9102412A
    R11	0x3401100B
    R12	0x130C002C
    R13	0x3B02002D
    R14	0x0200000E
    R15	0x8000800F
    R16	0xC1550410
    R24	0x000000D8
    R25	0x02C9C419
    R26	0xAFA8001A
    R27	0x18000C1B
    R28	0x00400C1C
    R29	0x0280019D
    R30	0x0100019E
    R31	0x0000001F
    

     如果您给我发送 LMK04906的测试配置、对于以下目标、我将非常感激:

    输入:

    - VCXO 100MHz on OSCin

    - CLKin0上的 CLK 信号100MHz

    输出:

    - CLKout0 100MHz LVCMOS (标准/库存)

    - CLKout1 100MHz LVCMOS (标准/反向)

    - CLKout2 480MHz LVDS

    - CLKout3 160MHz LVDS

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我为 LMK04906创建了配置。

    e2e.ti.com/.../6646.HexRegisterValues.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    现在、我无法检查 LMK 是否正确锁存(另一个硬件问题)、但我将进行检查、并且我会告知您、因为我认为我们已经结束了。

    但首先我更改了环路滤波器、如下图所示:蓝色-之前、 橙色-实际。 我使用最大环路带宽。 您能否谈谈这个值? 我有具有+/-50ppm 牵引范围的 VCXO、可提供10kHz 的徽章宽度、但最大 PLL1环路带宽为200Hz -这不是问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    环路带宽取决于您的应用。

    如果到 PLL1的输入时钟有很大噪声、我们应该设置一个较小的 PLL1环路带宽、例如10Hz。  

    对于用于生成高频时钟的 PLL2、由于其输入时钟(VCXO)是干净的、因此我们应使用宽环路带宽来减少相位噪声和抖动。 在 LMK04906 EVM 中、我们使用了132kHz 环路带宽。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    现在我在 LMK 配置中进行了一些更改、并且只得到了 PLL2 DLD、但输出频率与目标100MHz 不同10kHz、这个误差是稳定的。 首先、我更改了 PLL1的输入源选择-在您的配置中是 CLKin1、但我需要 CLKin0、或者我理解错误。

    由 LMK 计时的 LMX 获取 PLL DLD、但其中一个输出频率不同于100kHz、另一个输出频率与目标1070MHz 和1530MHz 不同200kHz。 奇怪的是,当我将 PLL2相位检测器频率设置为正确的100MHz 时,在 PLL2 R/2 LD 引脚上,我得到了我无法使用 Rigol 测量的信号(我认为频率太高),并且 PLL2 DLD 不会发生,但当我把它更改为50MHz 时(什么是不正确的, 但它会导致所有输出的频率降低2倍)我在  PLL2 R/2 LD 引脚上获得100MHz 信号、并获得 PLL2 DLD。 发生 DLD 时的 Vtune 电压约为1、13V。 PLL1 Vtune 大约为0V、因此似乎电路调优不起作用、但当我更改电荷泵极性时、它变为3、3V、这样可以正常工作。在示波器上、我看到在配置被充分利用时尝试进行一些调优、但失败了。

    我做了一些不同的配置、重点锁定 PLL1。 我恢复了100MHz PLL2 相位检测器频率、并启用了 EN_PLL2_XTAL。

    现在我看到 PLL1 DLD 为高电平、但它  在我们数微秒内随机变为低电平。 PLL2 DLD 不发生。 Vtune PLL2为3、3V、Vtune PLL1为1、6V、并且经常随机跳升至大约3、3V、此时 PLL1 DLD 变为低电平。 但如何使两个 PLL 锁定:D

    在两种配置中(我看到的最重要的变化是 EN_PLL2_XTAL)、当我尝试测量 VCXO 输出信号 时、它似乎在发生调优时的短时间内消失。 未调优的 VCXO 为100MHz 提供了大约10kHz 的稳定误差。 信号看起来并不十分复杂、但如果我可以获得 R/2信号、这意味着我具有适当的 OSCin 信号-这意味着我错了。 但我 可以看到测量探头存在的负面影响、它可能只是其故障。 VCXO 信号仅通过交流耦合电容器直接连接到 OSCin。

    我有一个重要的问题:

    u 使用外部 VCXO、作为 PLL2的 OSCin -是否应启用 EN_PLL2_XTAL? 随着我卸载数据表、我应该启用它、因为我不确定是否100%使用、因为说明很简短、我没有在您的配置或 EVM 配置中看到它启用。 对于 VCXO、似乎是在调优过程中遇到的。

    我将在下周尝试,但你所有的 建议将是珍贵的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果您使用 VCXO、则无需设置  EN_PLL2_XTAL 位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    我在 LMK 进行调节时测量了 VCXO 频率、并且它的100MHz 已向下滑动10kHz、如果我更改相位检测器的极性、则向上滑动10kHz。 我做出了一些奇怪的 LMX 配置、其中考虑了此误差/偏移、我得到了低于200Hz 的正确频率、但当 PCB 温度变化时、它会导致 VCXO 频率变化、当然还有 LMX2581频率变化。 但我知道这不是正确的方法。

    VCXO 采用前卫频率(100M +或- 10kHz)、PLL1未锁定、因此看起来像是过度调谐。 我可以怎样做来使它保持稳定?
    我尝试将 PLL1环路滤波器带宽更改为100Hz、并将0025MHz 更改为默认值0、Kvco、但没有结果。 我的 ASG-P-V-A 至100.000 (VCXO)的 KVCO 为0、PLL1/V -我在之前的0082MHz 环路带宽设计中计算和使用的值(我使用 PLLatinum Sim)。 首先、我认为如果 Kvco 过低、可能会导致 CP out/VTune 过度调整。
    CLKin0信号看起来很好、大约150Hz 漏损、并且来自另一个 PCB 上的 FPGA、因此没有强大的温度依赖性。

    我的问题是:
    1.如何稳定它? 它只是 PLL1环路滤波器问题? 我应该重点关注什么?
    2. LMX2581的输出频率精度是多少?

    我在配置中有一些奇怪的事情:我设置了目标输出频率、但 PLL2不会锁存、当我将 PLL2相位检测器频率更改为低的2倍时、它也降低了输出频率(我没有对其 进行捕捉)、而在这一更改之后、PLL2锁定、 并在芯片上获得适当的目标频率-看起来像是 TICS Pro bug 吗?  

    这是 LMK04906的 CLK 和 OSC 电路。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    差分 CLKIN 应交流耦合、原理图中所有 CLKIN 都是直流耦合。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好。

    我不停地-我在 CLKIN 路径中看到串联电容器。 我查阅了数据表、试图"在"电容器之后"移除端接电阻器、并按照数据表 命令将其"之前"提供-无变化。  

    我通过"ASKing" LMK 芯片检查 CLKin0信号:

    - PLL1R 在 LD 引脚上提供1MHz -正确

    -在 Status_CLKin0上选择 CLKin0将呈现高电平状态-正常

    - Status_CLKin0上的 CLKin0 LOS 提供低电平状态-正常

    我以相同的方式检查 OSCin 信号:

    - PLL2R/2上 LD 引脚给50MHz -这里有一些奇怪: 在 CONFIG 中、我将 PLL2相位检测器频率设置为50MHz (所有输出频率都比目标低2倍)、因此我应该测量25MHz -但在此配置中、我昨天会多次获得 PLL2 DLD、并且输出信号良好。 但是、当我将  PLL2相位检测器频率设置为100MHz (输出频率具有 T 值)时、我无法获得 PLL2 DLD。

    但 LMK 仍不快乐。 今天、我甚至无法获得 PLL2 DLD。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    让我们这样做。 您能告诉我您的设计要求、然后我为您返回配置文件吗? 如果可能、请订购 USB2ANY (https://www.ti.com/tool/USB2ANY?keyMatch=&tisearch=search-everything&usecase=hardware) 、以便您可以使用 TICS Pro 对电路板上的器件进行编程。 这可以消除任何软件问题。  

    CLKIN 具有内部直流偏置、需要对输入进行交流耦合、否则 CLKIN 可能无法按设计工作。请遵循此要求以消除任何硬件问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好。  

    我对 LMK04906的要求是:

    CLKou0 - 100MHz LVCMOS (标准/反向)

    CLKou1 - 100MHz LVCMOS (标准/反向)

    CLKou2 - 480MHz LVDS

    CLKou3 - 160MHz LVDS

    输入包括:

    CLKin0 - 100MHz LVDS (来自 FPGA)

    来自 XVCO ASG-P-V-A 的 OSCin - 100MHz -100.000MHz

    正如我 仍在使用的"双 PLL、内部 VCO"器件模式、因为它比单个 PLL 更精确、我认为-是的?

    但我现在试着使用单个 PLL2、而且得到了与使用双 PLL 模式时相同的结果(只有 PLL2属于锁存模式)、但最常见的是、我需要等待几分钟、VCXO 才能稳定至 VCXO-10kHz 100MHz。  在接下来的尝试中、我从 CLKin0 (来自 FPGA 的稳定信号)引脚移除了信号、并大致将其提供给 OSCin 输入(VCXO 未连接且发生断电):  FPGA->差 动终端100R ->去耦电容器->数据表中的戴维南等效电容、我很好地在 OSCin 引脚上获得了约1、2Vpp 方波信号 的100MHz -但当我在"PLL2 R"模式下使用 LMK 时、LMK 没有锁定、也不在 LD 上提供信号-因此我认为 LMK 不会"看到"此信号。 我想我使用错误的电路将信号从 FPGA 连接到 OSCin。 请告诉我-这个解决方案的信号是从 OSCin 输入上输出的 FPGA 发出的 CLKIN、有适当的电路、并且在 PLL2中、内部 VCO 器件模式应该能够正常工作? 对于我来说、这可能是一些准但有效的解决方案。

    关于软件问题-如果我 在设置期间知道数据线的波形、我可以在某些部分编辑我的软件、在某些逻辑分析仪应用中可以看到这一点。 我认为、现在不是软件问题(LMX 在通过 RaspberryPI/NUCLEO 编程时行为不同、但 LMK 的行为相同)、但数据线路上的数据看起来合适、时序要求合适。 如果你有这个波形,你可以把它发送给我,在 somme 应用程序中它的格式将是可读的。 我看到你使用 Tectronic,所以 Meabe 他们有一些 PC 应用程序来查看保存的数据-这些数据将是肝的,几乎像 USB2ANY 程序员。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这是 LMK04906的配置文件。

    e2e.ti.com/.../lmk4906.tcs

    CLKIN 是 LVDS、因此互连应如下所示:

    OSCin 为 LVPECL、互连如下:

    根据 VCXO 数据表、其 kvco 为7.5kHz/V、您可能需要重新计算环路滤波器。 BTW、为什么选择这种基于 PLL 的 VCXO? 非基于 PLL 的100MHz VCXO 在市场上很常见。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、谢谢。

    我阅读了数据表9.1.2中名为"驱动 CLKIN 和 OSCin 输入"的部分、但在本章中、我只看关于 CLK 输入的建议、因此我100%不确定这是指 OSC 输入。
    但是、如图22 (您的第二张图形)所示更改 VCXO-OSCin (LMK)连接后、LMK 会锁定两个 PLL、因此我非常高兴、并且祝贺您的耐心和帮助。
    但故事没有结束、因为 OSCin (当然还有 CLKout)频率为100MHz - 390Hz、这种变化取决于温度。 现在我得到了几乎稳定的 PCB 温度。 如果我要让她加热,频率偏移装置(约1000Hz)。
    该偏移会导致 LMX 输出出现较大偏移:例如1070MHz -4kHz、此处的目标为1070MHz。 我知道 VCXO 具有一定的温度稳定性、但使用 LMK 时我希望更为精确。 取决于什么?
    我会尽量去擦除 PLL1环路带宽,但感谢您的建议。

    我也会改变 kvco。 我不知道为什么选择基于 PLL 的 VCXO。
    Skippnig 这样的可用性事实,这不应该造成设计启动和准确性的问题? 我只是想确定一下。

    我们可能希望在进一步项目中使用此芯片、但我们现在需要确保它们允许实现良好的频率精度和稳定性。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果 PLL1和 PLL2都被锁定、这意味着它们都被锁定到 FPGA CLKIN 时钟。 因此它们的频率精度(以 ppm 为单位)等于 FPGA 时钟的频率。 您说过 VCXO 频率为100MHz - 390Hz、请检查 FPGA 时钟频率、它们应该相同。 如果它们不相同、则可能是 VCXO VTUNE 输入引脚发生泄漏。 您可以增大 PLL1电荷泵电流来解决此问题。

    基于 PLL 的 VCXO 的问题在于它具有比 常规 VCXO 更高的相位噪声。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我忘了 LTC6952、它在 FPGA 和 LMK 之间。 以及抖动清除器。 但是、 当 PCB 温度变化约25摄氏度时、我检查了时钟漂移。FPGA 的参考时钟(XO、30ppm)可能是不稳定性的来源-其200MHz、漂移约为840Hz (4、2ppm)。 这会导致其按比例传输到 FPGA->LTC->LMK->LMX、但 LTC6952除外、它会将其降低约2-3倍。 因此、我将尝试以2、5ppm 的稳定性将 XO 更改为 TXCO。  

    在另一个板上、我让 LMX2581仅使用 VCXO ASG-P-V-A -100.000MHz 作为基准(OSCin)、我想知道为什么在 VC 引脚未连接时其 VCXO 出现大约10kHz 的频率缺失。 这大约 超出了文档产生的容差限制。 我的结论是、这个设计中的晶体振荡器对于 RF 解决方案来说稳定性会很差。  

    我想了一会儿关于向标准 XO 添加电容器(pF)、 但是对于标准 XO、文档中规定了负载容量、文章介绍了如何使用这些电容器、但对于这种类型的振荡器、通常没有规定负载容量、在任何地方都没有说明其使用情况。 但我想、由于振荡器设计中的差异、它们并不适用。 您能确认吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、KS

    对于以下陈述、您对什么振荡器有疑问? XO 或 VCXO?

     对于这种类型的振荡器、负载容量通常没有指定、其使用情况在任何地方都没有说明、但我想它们不适用、因为振荡器设计的差异

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我想到了这两个引脚、但  正如我所想和您所写的、电容器并不用于这两个引脚。

    将 XO 更改为具有2.5ppm 稳定性的 TCXO、作为 FPGA 的时钟、LMX 输出上的温度漂移从4、5kHz (最大值)更改为280Hz (最大值)-这没问题:)

    但是对于直接来自 XO (具有悬空 VC 引脚的 VCXO)的 OSCIN 单的第三 LMX、该 TXCO 不适用、因为它具有 LVDS 输出、因此我认为电压摆幅不会触发 LMX OSCin 引脚。

    因此、通过第三种类型的匹配/端接电路将 OSCin 连接到 LTC6952输出(CML)。 正如我以前建议的 LMK->LMX 连接、并且我无法在输出上看到任何 sinal、 但正如我观察到的、我两次在 LD 引脚上获得 R/4信号-我主要负责接收该信号、它是正确的、我将尝试获取输出信号。 启用器件两次后、我在 LD 引脚上看到6、25MHz 信号、因此它正常、但现在无法实现。 下面的我展示了 OSCin 电压和电路。 电压看起来合适、但在 LD 引脚上写入 CONFIG 之后、我只获得某个信号625kHz、大约400kHz、之后大约4MHz 一乘几毫秒、在该信号变为低电平之后。 您能提供建议吗?  

     
    相同的电压加上挂起的时基、红色箭头显示配置写入时间。 它可能是示波器"奇怪"、但在低时基信号上看起来稳定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、KS

    LTC 具有 CML 输出、因此不应将分流电阻器放置在其输出端。

    您不能将 VCXO 的 Vc 引脚悬空、如果没有 PLL 来控制 VCXO、我们应向 Vc 引脚施加固定电压、通常是 Vcc/2。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    我认为 LMX OSCin 内部电路断裂了、因为我在 LD 引脚上仍然无法获得 R/4信号、因此我更换了 LMX、并删除了240R 分流器、它开始工作。 但在几个导通关断周期问题之后、我看到 OSCin 电压摆幅超出规格(太高)、因此我添加了耦合(10)欧姆串联电阻来减小摆幅、然后再次开始工作。 我是否正确地认为 OSCin 引脚上的高压摆幅将被 LMX 忽略? 就像这样。

    VC 引脚应被拉至电源电压的一半(通常如您所说)、但在被拉至全电源电压频率时、应具有标称+(或-)的牵引范围、但与牵引范围大不相同、 而且、对于我们的解决方案来说、过于不稳定、因此我认为对于 VCC/2电压、频率偏移仍是不可接受的高电平(+分压器电阻器容差影响)、当然稳定性仍然是不可接受的、因此我辞去了他的职务。

    所以,非常感谢你 NOEL Fung :) Im 真的很好的惊讶,你目前的支持和日复一日的回答。  并非每个制造商都提供此类支持。  也许我会问一些新的东西,如果有什么东西会被你预期爆炸和停止工作-我不能保证;)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、KS  

    感谢您使用 TI 产品、如有应用问题、请随时发布。