This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1290032/lmk04832-application-question
您好、
客户正在寻找 HMC7043LP7FE 等扇出解决方案。 我找到一个类似的 LMK04832。
他们的系统具有245.76Mhz 和240KHz、 LMK04832是否 支持240Khz 输出？
顺便说一下、VCXO 输入是可选输入还是必须输入？
谢谢。
阿兰
Allan：
我会在周二回复您。
将会
我可以尽快回到你的星期二:)
LMK04832可以支持245.75 MHz、但240kHz 是有点太低的频率- 2457.6MHz 的 VCO 频率可以分为连续或脉冲 SYSREF、最大值为2^13、仅为300kHz。 如果245.76 MHz 在外部 VCO 或 VCXO 中可用、则可以将其作为1分频直接分配到输出、并在内部 SYSREF 分频器中进行分频以产生连续或脉冲240kHz。 或者、 可以使用额外的分立式 D 触发器来扩展分压器范围、方法是在 CMOS 模式下将频率为480kHz 的 SYSREF 通过反馈多路复用器并从 OSCout 缓冲器输出路由到配置为2分频块的 D 触发器、 然后返回到 CLKin0、以重新分配低频 SYSREF 信号。 如果需要、可以通过 对时钟或 D 输入进行某种外部覆盖来将该方案扩展为脉冲发生器配置。 对于 SYSREF 电路中的重定时同步路径、可能有一种方法 可以执行类似的操作、如果客户拥有可以对245.76 MHz 或240kHz 信号进行采样的数字控制器、则可能不需要外部分频器。
PLL1和 VCXO 是可选的。 实际上、如果高性能245.76 MHz 源可用、则 PLL2和内部 VCO 也是可选的-器件可以改为在分配模式下使用。 性能取决于客户提供的参考信号的频率和质量。
尊敬的 Derek：
时钟系统有两个时钟源245.76MHz (SOURCE1)和240KHz (Source2)、并通过 HMC7043LP7FE 扩展到多个 SYSREF (240KHz)和多个 DEVCLK (245.76MHz)。 如您所说,"如果245.76 MHz 在外部 VCO 或 VCXO 中可用",对于 LMK04832, OSCin 由245.76MHz VCO 提供, CLKin0由245.76MHz (SOURCE1)提供,这种结构是否可以满足多 SYSREF 240KHz 和多 DEVCLK ( 245.76MHz )的要求 ?
Br、
ADC
简单地确认一下、根据您的说法、您已经有两个源、一个在245.76MHz、一个在240kHz、这不是由 LMK04832生成的-您只需要将它们分配到多个器件上吗？ 如果可以、将 LMK04832用作分配缓冲器、将245.76MHz 分配到 CLKin1中、将240kHz 分配到 CLKin0中。 那么就不需要 PLL。 不过、如果您只需要一个分配缓冲器、而您不需要 LMK04832的输出通道和 SYSREF 的延迟特性、LMK1D2108分配缓冲器之类的器件的成本将明显降低、并且可以实现相同的功能。
如果您确实需要 PLL、请告诉我、因为我可能会对您的系统设置产生误解。
不需要 PLL、LMK1D2108应该没问题。 我会检查它。
非常感谢。
经过仔细检查后、 输入和输出需要同相、因此 LMK1D2108并不合适。 但 根据您的建议、可以将 LMK04832用作分配缓冲器。
