我们将 LMX2491与24GHz 雷达前端结合使用、该前端具有16分频的输出、用于 FMCW 雷达。 为此、我们需要 PLL 芯片本身的斜坡/线性调频脉冲特性。 我现已针对 CW 优化了环路滤波器、以便在相位噪声和杂散抑制之间实现折衷、但当切换到30M 斜坡时、我可以清楚地看到前端的 TX 信号中存在一些不连续的情况。
下面是 PLL 仿真：
下面是我用于 TICS 的设置：
以下是24.1GHz TX 在 CW 模式下的相位噪声图：
这是随时间测量的 TX 功率和针对斜坡的解调测量：
我尝试了不同的设置、并注意到较低的电荷泵增益也会在斜坡本身中产生较少的杂散和噪声。 此外、我尝试使用不同的 FRAC_ORDERS、但在我的设置中只有 ORDER 一个能够正常工作。 我一旦使用阶2或阶3、看起来环路滤波器就会变得不稳定。
有人知道这种行为的原因是什么吗？
您好，Noel
感谢您的反馈。 我只能使用40MHz 作为基准、但我将在这里使用倍频器和基准分频器进行一些测试、以改变比较频率。
我使用不同的滤波器和增益设置进行了另一个测试、其中我仅更改了 FRAC_ORDER：
与 FRAC_ORDER 1相比、FRAC_ORDER 2或3会产生更多的杂散。
我还使用500kHz 而不是100kHz 的环路带宽进行了测试、但这使问题更加严重、因为更高频率下的杂散滤波也变得越来越差。
你还有其他想法吗？
尊敬的 Ueli：
我觉得中断是由于一阶.
使用二阶 MASH 时、更改不同的 PFD_DLY 值或启用 FRAC_Dither、以优化杂散和相位噪声。
检查以下设计是否可以进一步减少杂散。
您好，Noel
目前、我正在使用以下滤波器(fcomp = 40MHz、增益= 31)：
我已结合所有可能的抖动和延迟设置对小数阶2进行了测量。 无论抖动设置如何、我都会在1500ps 的延迟下获得最佳结果：
此外、我还对小数阶3执行了相同的操作、其中我在排除禁用所有抖动设置的情况下获得最佳结果、延迟为1200ps：
这对于斜坡本身效果很好、但当我将仿真的闭环增益@ 24GHz 与测量结果进行比较时、相位噪声与仿真的相位噪声很远：
我们应该降低到-88.2dBc/Hz @100kHz、但实际上我是@-74dBc/Hz @ 100kHz。 相位噪声本身是 app。 比较频率为80MHz 时好10dB、但调制器阶数2和3不起作用。
您是否知道造成这种情况的原因是什么、或者我如何改进相位噪声以更接近仿真值？
您好，Noel
40MHz 时钟由一个3.3V 电源的振荡器(KC2016K40.0000C1GE00)提供、并由一个电容为220R/680R 的分压器之后的100nF 电容器以单端方式馈入基准输入。 负 OSCin 引脚端接一个100nF 电容器、后跟一个680R 串联电阻器。
我已经尝试使用因数10的低电阻器来提高压摆率、但没有任何效果。 到 APP 的电压摆幅降低。 1.8V 也没有影响。
尊敬的 Ueli：
您可以尝试以下内容吗？ 通过一个0.1µF 电容器将未使用的 OSCin*分流到接地端。
