[参考译文] CDCDB803：并行时钟缓冲器

admin

Other Parts Discussed in Thread: LMKDB1120, CDCDB803

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1291709/cdcdb803-parallel-clock-buffer

器件型号：CDCDB803
主题中讨论的其他器件：LMKDB1120、

您好！ 

我希望使用两个与两个 CDCDB803组件并联的时钟缓冲器。

输入连接到 PCIe 第4代时钟、

这种设置是否可行？ 

如何优化此装配体？ 

最好的正餐 
约翰

8 个月前

0 admin 8 个月前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Johann：

您的 PCIe 时钟的源是什么？您是否需要输出之间的相位对齐或同步？据我了解、PCIe 不需要在所有时钟之间进行相位对齐、但如果我弄错了、请帮我更正吗？

总体而言、您可以使用2个 CDCB 器件来扇出您的 PCIe 时钟、但务必澄清我的问题、以便为您提供准确响应。谢谢！

此致！

安德烈亚

0 admin 8 个月前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Andrea、您好！

源是 Intel 处理器、它以 x8 (8.0Gbit/s)生成100Mhz 的 PCIe 第4代参考时钟

《使用多路复用器测量 PCI-e 参考时钟》可靠性报告摘录：

PCIe 标准为第1代、第2代、第3代和第4代指定了频率稳定性至少为±300ppm 的100 MHz 时钟(REFCLK)。

此致、
约翰

0 admin 8 个月前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Johann：

Andrea 不在办公室，但我认为您可以使用 2个 CDCB 器件来扇出您的 PCIe 时钟。我明天会回来与您确认这是理想的配置。

此致、
将会

0 admin 8 个月前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Johann：

很抱歉耽误你的时间。我将努力在明天之前得到一个答案。

此致、

将会

0 admin 7 个月前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Johann：

很抱歉美国假日导致的延迟。详细了解您的设置后、最好使用具有20个输出的单个 LMKDB1120、并让4个输出悬空、而不是两个 CDCDB803。使用两个 CDCB803的缺点是需要两个 IC、为布局布线会更多、并且在使用过孔来获得两条输入线时会遇到一些潜在的信号衰减问题。 LMKDB1120也更加理想、因为它仅需要一个 IC、因此您无需担心有两个电源、即输出偏斜和器件间偏斜。

很抱歉耽误你的时间、如果您还有其他问题、请告诉我。

将会

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCDB803：并行时钟缓冲器