This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33216:APLL 之前的 DPLL 的用途是什么

Guru**** 2387830 points
Other Parts Discussed in Thread: LMX1204
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1302331/lmk5b33216-what-is-the-purpose-of-the-dplls-preceding-the-aplls

器件型号:LMK5B33216
主题中讨论的其他器件:LMX1204

除了无中断切换特性和基准丢失检测之外、继续进行三个 APLL 的 DPLL 模块有什么用途? 它们是否允许 IN0和 IN1输入具有更宽带宽?

谢谢

-Ali

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    不是很大程度上是"更宽"、而是更多的"更窄"、以允许1PPS 等低频输入。 APLL 需要"不可能"的环路滤波器组件(例如10 F 电容器)来实现0.01Hz 等窄带宽、而 DPLL 是全数字/数字的、因此不会遇到任何问题。

    这有什么用吗?

    此致、

    珍妮弗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Jennifer。 这样我就更好地理解了:如果我 在 IN1上有一个高质量的187.5MHz 基准、并且有一个馈送 XO 输入的48MHz TCXO、并且想将 APPL3级联到 APPL2上、从而得到 5625.0MHz 的 VCO2频率、 如果我使用 DPLL3并让其使用 IN1、或者让 APPL3直接使用 IN1作为其基准。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    1. 您的完整频率计划是什么?
    2. 您有哪些抖动要求? 根据要求的不同、我们可以禁用 DPLL3/APLL3或启用它。

    此致、

    珍妮弗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jennifer、您好!

    我的完整频率方案如下:

    输入:

    • XO:48MHz (由 TCXO 驱动)
    • IN0:187.5MHz (由 LMX1204 LOIGCLKOUT 驱动)
    • IN1:48MHz (未知质量)
    • 无需自动故障转移

    输出:

    • OUT0:25MHz / V1P8
    • OUT1:100MHz
    • OUT2:100MHz
    • OUT3:100MHz
    • OUT4:100MHz / HCSL
    • 输出5:100MHz
    • OUT6: 100MHz
    • OUT7: 100MHz
    • OUT8:375MHz
    • OUT9: 375MHz
    • OUT10:187.5MHz
    • OUT11:187.5MHz
    • OUT12: 187.5MHz
    • OUT13: 187.5MHz
    • OUT14: 375MHz
    • OUT15:156.25MHz / HCSL

    375MHz 和187.5MHz 输出应该为低相位噪声。

    我的计划是 在手动保持中将 IN0 (187.5MHz)用作 DPLL3参考、然后将 APLL3与 XO (?)一起运行。 我打算绕过 DPLL2、使用 APLL3作为 APLL2 @ 5625MHz 的基准。 然后使用分频器187.5MHz 从 APLL2生成375/OUT15 @ 156.25MHz。 我还计划使用 APLL3作为100MHz 输出的源。

    希望一切都是有意义的:)

     

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    我的计划是使用 IN0 (187.5MHz) 作为手动保留中的 DPLL3参考,然后使用 XO 运行 APLL3 (?)

     APLLx 需要 XO 来生成输出。 DPLL 输入可使输出锁定至基准、并在基准丢失时在基准之间切换、以及/或 在所有基准丢失时保持保持保持状态。

    我打算绕过 DPLL2,并使用 APLL3作为 APLL2 @ 5625MHz 的参考。 然后使用分频器187.5MHz 从 APLL2生成375/OUT15 @ 156.25MHz。 我还计划使用 APLL3作为25/APLL3 100MHz 输出的源。

    您可以旁路 DPLL2并仅使用 DPLL3输入(例如187.5 MHz 至 IN0)、然后将 APLL2级联为 APLL3基准、从而使 APLL2和 APLL3生成的所有输出都将具有来自 DPLL3的相同基准输入。

    375 MHz 和187.5 MHz 可由更高性能的 VCO2 (APLL2)= 5625 MHz 生成。

    其他输出:25 MHz、100 MHz、156.25 MHz 可由 BAW VCO3 (APLL3)= 2500 MHz 生成、以实现最佳抖动。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Riley、

    数据表提到 DPLL 上的环路带宽可设置在 1MHz 到4kHz 之间、但在 TICSPro 上、我不知道可以在哪里直接对该值进行编程。 我查看了用户指南中的寄存器、然后拿了一只空的手。

    如何对环路带宽进行编程? 有我应该使用的公式吗? 我曾尝试在 TiCS Pro 中使用"步骤6"、但在脚本完成运行后、我收到虚假的 VCO3值(请参阅随附的)。

    我已经附上了我的 TICS Pro 文件供您参考。 我使用的是 TICS Pro v1.7.6.2。

    e2e.ti.com/.../LMK5B_5F00_tics_5F00_pro_5F00_48GSPS_5F00_Operation_5F00_v6.tcs  e2e.ti.com/.../2068.Setting_5F00_DPLL_5F00_BW.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    您对 DPLL LBW 进行编程的步骤是正确的。

    运行脚本后更新的错误 VCO3频率 是由于  TICS Pro 计算 TDC 率时 DPLL3 Div#1和 Div#2值不正确。

    这是我们将为未来的 TICS Pro 修复的一个已知错误。 当 DPLL 的两个输入被设置为有效状态时、软件计算出错误的 N 分频器和反馈路径的 num/den (在紫色框中)、因此 VCO3更新错误。

    REFx、TDC 速率和 VCO3之间的数学逻辑的计算公式如下:

    DPLL3_TDC_FREQ = REFx_FREQ / DPLL3_REFx_DIV = VCO3 /(DPLL3_FBX_DIV + DPLL3_FB2_NUM/DPLL3_FB2_DEN)

    您可以一次提供一个 REF、然后运行脚本、以便软件正确地更新每个 REF 的 DPLL FB 路径、然后手动将这些 N 和 num/den 值更新为 DPLL3 Div#1和 DPLL3 Div#2、同时为每个 REF 选择 FB Config 1或2。 每个 REF 使用每个 FB 配置、因此它允许器件在 ReFS 之间切换、同时适当调整 TDC 速率以保持在 VCO3的范围内。

    希望这 对您有所帮助。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Riley。 我将尝试一下。 有 DPLL 带宽的公式吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们没有具体的公式。 DPLL LBW 也是用于计算其他 DPLL 寄存器设置的输入、在运行脚本时 TICS Pro 会在内部处理这些设置。 您可以输入 DPLL LBW 并运行软件来处理该计算。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Riley、我尝试了您的建议、分别禁用 REF0/Ref1并运行脚本。 无论禁用哪个 REFx I、我都获得了与之前相同的结果(DPLL3设置为3750 MHz)。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    我将运行配置并检查 FB 路径值。 将在下一个 Weel 期间更新。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将运行配置并检查 FB 路径值。 将在下一个 Weel 期间更新。

    [/报价]

    Riley、您好!

    您是否能够在终端上重现问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    很抱歉耽误你的时间。

    是的、此问题在我的工作台上重复出现。  DPLL 的计算结果正确、但 FB 配置路径的选择不正确、因此 VCO3会受到影响。

    对于启用倍频器的 REF0、您可以选择 FB 配置1并在 DPLL3 Div#1 (红色框)中输入相应的值

    对于不带倍频器的 Ref1、您可以对 FB Config 2和 DPLL3 Div#2执行类似操作(绿色框)

    这有助于选择任一 REF、更新 DPLL Div 以将 VCO3保持在2500MHz。

    我看到 REF1的手动保持输入模式发生了这种情况。 如果您需要再次运行脚本而每次不更新这些 FB 配置、则可以将输入选择模式设置为自动(反向或非反向)、并使用单个 REFx 运行、如上所述。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Riley。

    我试图遵循你的建议,但却感到困惑。 您是否认为 TICSPro 按预期工作、而且我得到的值不正确? 在这种情况下,我不明白我做了什么错。 我尝试将 DLL3设置为您在图片中显示的值、然后重新运行脚本、得到 不同的结果。 将 DLL3 R Div 值更改为2和2。 这是预期的行为吗?

    我输入的内容:

    按"运行脚本"后得到的结果

    如何确定 DLL3 R Div 和 Div#1 &#2的起始值应该是多少? 在我看来、在按下 "Run Script"按钮之前、我使用的数字会产生相同的 APPL3和 DPLL3 VCO 频率、但很明显起点是正确的和错误的。

    我之前使用的会导致 APPL3 VCO 频率不良的方法:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali、

    随着范围缩小到使用 REF1手动保持的范围、从而导致 DPLL 设置中的计算错误、如果您需要运行脚本、可以使用可用的单个 REFx 将计算设置为自动模式、以便正确更新计算。

    也可以使用上面我共享的 DPLL 设置 来手动 更新 DPLL3 Div 框。 这样、VCO3会更新为2500MHz、您不必再次运行脚本。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Riley。 将"输入选择模式"从"手动保持"更改为"自动反转"似乎会阻止脚本生成不良的 DPLL3频率值。