This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1324187/requirement-of-clock-buffers-with-lvds-2-5v
在我们的其中一项设计中、我们需要一个能够管理9dBm 功率下160MHz 输入时钟频率的时钟缓冲器、并且该时钟缓冲器应该能够在160 MHz 产生 LVDS 标准输出。 使用的 FPGA 配置有一个2.5V 的组电压。 请提出具有上述特性的时钟缓冲器。
了解一下 LMK1D1204或类似系列器件。
LMK1D1202的输入功率等级是多少？
此 IC "(器件型号：LMK1D1202)"是否将在10dBm 下工作？
在所有电源电压条件下、可接受的最大单端摆幅为3.465Vpp。 假设50Ω 单端负载(或等效的100Ω 差分负载)、10dBm 等于2Vpp。 即使电源电压配置为2.5V、160MHz 的10dBm 输入也不会有问题。
