出于某种原因、在我的电路中、LMK1C1108在使用静态输入时不工作(输入=高电平)。
- 它与一个20MHz 时钟输入(ASCLK1)一同工作。
- 存在阶跃输入(ASDI1)时、输出并不总是从低电平上升到高电平。
在某些情况下、再尝试后、输出变为高电平(输入变为低电平、然后重新设置为高电平)。
- 一方面、DS 显示了一个逻辑电平表、看起来应该支持静态输入。
- 另一方面、DS 以输入信号的周期为单位指定输出启用/禁用时间、这意味着输入不能是静态的。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
出于某种原因、在我的电路中、LMK1C1108在使用静态输入时不工作(输入=高电平)。
在某些情况下、再尝试后、输出变为高电平(输入变为低电平、然后重新设置为高电平)。
LMK1C1108是同步时钟缓冲器、这意味着它在输入和输出之间有多个同步级。 在器件真正开始充当缓冲器之前、锁存器的内部状态实际上存在三个周期初始延迟。 同样、启用/禁用触发条件必须先由输入时钟计时、然后才能生效。
如果您首先在 ASDI1上驱动少数高/低转换以设置内部锁存状态、那么即使是静态输入、它也应按预期运行。 我不记得确切需要多少个周期、或者电源周期之间的数量没有变化、但5个周期(1G 输入延迟意味着)是合理的猜测。
如果您思考同步启用/禁用必须如何实现、这种行为就不足为奇了、但这是一个非常微妙的线索、可推断输入延迟特性。 我已经浏览过数据表两次、在任何地方都没有看到我们提到过(1G 输入延迟除外)。 这种行为本身混淆了产品设计过程中的一些验证工作、我曾认为我们几年前记录过这种行为、由于我们自身的故障而放置在数据表中、但似乎我们从未进行过编辑; 在任何情况下、我都要检查这是否在数据表修订队列中、然后重新设置优先级或将其添加为高优先级项目。