This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1347638/lmk03318-about-clock-input-characteristics
尊敬的团队：
LVCMOS 输入高电压的最大值为 VDD_IN。
如果发生过冲并超过 VDD_IN、该 IC 是否会停止工作？
非常感谢。
亮
Ryo、
如果输入在输入时钟引脚上的输入超过 VDD_IN、我们无法保证 PLL 将保持锁定状态。
谢谢。 卡德姆
