This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1348196/lmk04832-sp-can-paired-output-have-different-frequencies-using-only-device-clock
输出对、例如 CLKout0和 CLKout1、是否可以使用器件时钟输出不同的频率？
大多数情况下、答案是否定的。 CLKout 对(例如 CLKout0/1)通常从公共的共享器件时钟分频器获得器件时钟。 有一个明显的例外： 如果 对中的偶数 CLKout 处于旁路模式、则该时钟将绕过分频器。 因此、可以在同一通道对中同时以 VCO 频率或时钟分配频率运行。 如果您担心旁路模式时钟上的相位噪声或杂散、我不建议这么做、因为旁路模式多路复用器旁边的分频器会在旁路模式时钟上引起非常大的杂散。 但是、如果其他时钟频率的杂散不是问题、并且您可以使用旁路模式时钟、则允许这样做。
您可以将 SYSREF 分频器用作额外的连续时钟、但 SYSREF 分频器 相位噪声高于器件时钟分频器、当然 SYSREF 功能将不可用。
我想您已经知道、但以防万一：同一时钟组中但不同对中的时钟(例如 CLKout0/1和 CLKout12/13)共享一个电源、但每个对都有不同的器件时钟分频器。 由于共享电源、这也会导致时钟组输出之间出现一些杂散耦合、尽管其幅度低于上述例外中所述的旁路模式杂散。
在相关的注意事项中、使用器件时钟时、配对的输出对于每个输出是否具有唯一的数字延迟？ 看起来是"否"、但想要验证。
数字延迟块与分频器块组合在一起、因此 CLKout 对共享相同的静态和动态数字延迟设置。 旁路模式会抑制分频器和延迟块、但 由于旁路时钟周期是标称延迟步长的步长、因此没有太大帮助。 您可以使用 SYSREF 本地延迟、但这同样强加了使用 SYSREF 分频器(一个共享块)的限制。
