• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 171 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK6C：LMK6C012288的 PCB 布局审查

admin
Guru**** 1821780 points
Other Parts Discussed in Thread: LMK6C, TLV1117LV
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1351544/lmk6c-pcb-layout-review-for-lmk6c012288

器件型号：LMK6C
主题中讨论的其他器件： TLV1117LV

您好、E2E 团队：

请参阅 LMK6C - 12.288MHz BAW 振荡器布局下方的相关指南。

  1. U4 ：LMK6C012288
  2. C8和 C9 ：0.1uF 0603 MLCC
  3. 引脚3 ：振荡器输出- 12.288MHz
  4. 引脚1 ：OE 引脚与 MCU 连接
  5. 2层 PCB  具有60um 铜厚度和1.5mm FR4的

如果可以接受，也请评论：

  1. LMK6C 的接地引脚与 MCU 的去耦电容器共享、可实现紧凑型布局、均连接到 底层的实心接地。
  2. 振荡器布线长度为~6mm、宽度为0.275mm、底层为实心接地
  3. 我们使用了2个采用0603封装的0.1uF MLCC、而不是1uF MLCC
  4. 电源在输入端具有一个-30dB、高达~1GHz 的铁氧体磁珠 π 型滤波器
  5. 5V 至3.3V 的 TLV1117LV 用于 π 型滤波器后置

我们是否需要关注反射/去耦 MLCC 值/布局？

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 neet：  

    感谢您发送浏览布局、以下是我的反馈：

    1.是的,共享一个较大的接地平面通常是首选的,所以我看不到任何问题。  

    2.布线阻抗是否匹配50欧姆？ 我运行了您通过计算器提供的数字、我发现布线阻抗约为120欧姆(请参阅下图)。 如果我正确输入了信息、则 值得考虑 更改电路板堆叠(如果可能、可能切换到4层)、从而降低顶层 和接地层之间的高度。 这样可以更轻松地创建阻抗为50欧姆且仍具有 合理宽度的布线。

    但是、由于总布线长度太短、传输线效应可能不会在反射或信号完整性方面有太大差异。 Altium 应该有一个内置信号完整性分析工具、您可以配合我在这里附上的 LMK6C IBIS 模型使用。 如果信号完整性 仿真显示存在任何问题、则建议切换到50 Ω 布线阻抗。  

    3.使用2x0.1uF 的去耦电容也应该没问题

    4.由于电源噪声、可能会对输出相位噪声性能产生一些影响。 但是、使用去耦电容器和 LMK6C 内部 LDO、我认为大部分电源噪声应该被抑制。  

    5.见上点  

    如果您有任何其他问题、请告诉我。  

    此致、  

    康纳  

    e2e.ti.com/.../LMK6CXXXXXXXCDLFX.ibs

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、 、

    感谢您发送编修。 我们还进一步努力使布局更紧凑、目标是进一步缩短布线长度并最大限度地降低时钟布线和使能布线之间发生串扰的可能性。

    1. 如果是的话，建议你来这里 可以添加接地过孔 (直径为0.6mm 、 孔为0.3mm)、低于 LMK6C IC？
    2. 另外、让我知道 到接地平面的2个过孔就足够了 因为此布局配置中可用的接地层受到限制。
  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 neet：  

    布线长度更短、借助这种更紧凑的布局、我希望输出端具有更好的信号完整性。 出于好奇心、当您提到时钟和使能布线之间的串扰时、您是否计划在运行期间快速开启/关闭振荡器？ 对于大多数应用而言、OE 的串扰不会对时钟输出产生影响。  

    对于您的其他问题、是的、只要在距离/间距方面通过了所有设计规则检查、就可以在 LMK6C 下添加一个过孔。 到接地平面的2个过孔应足够大、因为在该电路中返回电流应相对较低。  

    此致、  

    康纳  

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cannor：

    感谢您的反馈。 我对串扰感到担忧的主要原因是存在以下假设：LMK6C 器件的上升时间为0.5ns、这可能会引发与使能迹线的某种形式的耦合-我们是第一次使用此振荡器源、因此如果收到 在 与时钟信号布线不匹配但长度很小~1cm 的情况下、如果我们关注耦合到使能信号布线、则是您的实际经验  

  • 0
    TI__Guru**** 1821780 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 neet：  

    没问题、是的、从时钟输出到 OE 引脚可能存在一定程度的串扰、但我预计这大约为 uV、最多可能只有几 mV。 由于 OE 引脚只是简单的逻辑信号、且开/关阈值有相当宽的裕度(OE < 0.6V 被视为"低"、OE > 1.3V 被视为"高")、因此我不认为这是个问题。 如果您有任何其他问题、请告诉我。  

    此致、  

    康纳