This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05028:PLL1不'无法实现锁定、但 PLL2确实

Guru**** 2502205 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1357959/lmk05028-pll1-doesn-t-achieve-lock-but-pll2-does

器件型号:LMK05028

输入基准为来自 Rohde Schwartz 测试设备的 IN3上的10MHz (高质量 OCXO 源)

总体状态    0x000D 读取:0x00000022
PLL1锁定状态0x000E 读取:0x000000c0
PLL2锁定状态0x000F 读取:0x00000000

DPLL1参考输入选择0x02FF 读取:0x00000008
DPLL2参考输入选择0x0303读取:0x00000008

两个 PLL 都处于2环路模式 REF、APLL 模式

PLL2实现正常锁定状态(寄存器0xF 为0x0)。 但 PLL1状态(寄存器0xE)始终为0xC0 (很少为0x80)

由于频率计划、PLL2处于小数模式。 但 PLL1处于整数模式(分子为0)。 如果我稍微改变一下我的频率计划、以强制 PLL1有一个非零的分子(因此在分数模式下工作)、它将实现良好的锁定、就像 PLL2一样。

那么、PLL1在整数模式下为什么不锁定呢?

e2e.ti.com/.../LMK05028_5F00_64Gsps_5F00_out1_5F00_CMOS.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeffrey:

    让我在工作台上测试您的配置以确认观察结果。 我将返回到调查结果。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、在这个问题上有什么进展吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jeffrey:

    很抱歉耽误你的时间。  我们缺乏支持、因为大多数 团队都是商务旅行的优选对象。 请允许我花点时间来看看。

    -Riley