This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:多板 RFSOC

Guru**** 2522770 points
Other Parts Discussed in Thread: LMX2594, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1361403/lmk04828-multi-board-rfsoc

器件型号:LMK04828
主题中讨论的其他器件:LMX2594

您好!

我正在设置一个多板 RFBT 平台、LMK 同步参考案例2b (双环路嵌套0延迟)。

但是、  对于 LMX2594的输出(端口2、端口4)、我们发现相位不同步。

您能仔细检查我的时钟配置吗?   案例2b 是否可以满足我平台的同步要求?

e2e.ti.com/.../LMK_5F00_MTS_5F00_5M_5F00_Bipolar_5F00_AutoRef_5F00_5M_5F00_SYSREF_5F00_500M_5F00_Clocks_5F00_0Delay_5F00_nested_5F00_SYNC.tcse2e.ti.com/.../LMX2594_5F00_500M_5F00_Ref_5F00_500M_5F00_Out_5F00_3000M.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我明天会回到你的身边。  

    此致、

    将会

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    晶达市  

    在您的 LMK04828配置中没有任何东西跳到我这里。  您是否看到 LMK04828的输出已同步?   

    此致、

    将会

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wiliam:

    由于时钟板上没有 SYNC 信号的检测端口、因此我无法测量 LMK04828的 SYNC 输出。 但是、我可以测量两个 SDout1输出之间的相位差、该相位差应与 SYNC 输出一致。 我使用 VNC 测量两个5M 输出的相位。 在 trc1中、可以观察到5度的相位抖动。

    下图显示了两个不同时钟板上 LMX2594的输出。 它们似乎没有对齐并有相位抖动。

    我是否缺少一些配置或使用了错误的同步结构? 至于 LMX2594、 我们的案例属于 cat 模式。 1.是否需要外部 SYNC 信号进行同步? 但是、当我启用 SYNC 模式(VCO_PHASE_SYNC)时、时钟无法锁定。

    此致、

    京达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    晶达市  

    我明天会回到你的身边。  很抱歉耽误你的时间。  

    此致、

    将会

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jinda:  

    至于 LMX2594, 我们的案件属于 cat。 1.是否需要外部 SYNC 信号进行同步? [/报价]

    如果在 CAT1中运行 LMX2594、则不需要外部 SYNC 脉冲。  
    如果将 MUXOUT_LD_SEL 设置为"Lock detect",则在 VCO 锁定时信号应为高电平。  

    此致、  

    维森特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Prado

    您是否需要禁用 LMK04828向2594提供的两个 SYNC 信号?

    我的案件属于右侧 cat1。 这是否意味着我只需要选择 VCO_PHASE_SYNC 并且不需要提供外部同步脉冲信号?

    此致、

    京达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jingda:  
    如果我没有弄错、您不需要提供启用 VCO_PHASE_SYNC、但我可以明天验证这一点-我不是100%确定、但如果我是正确的 、我会同意您的陈述、 您不需要 来自 LMK 的两个同步信号。  
    如果器件已锁定、我希望 LD 很高。  

    此致、  

    维森特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Prado

    感谢您的解释。  

    我目前有两块时钟评估板、每块板包含一个 LMK04828和两个 LMX2594。 在同一评估板上测试两个 LMX2594时、可以对齐相位。 但是、在测量来自不同评估板的 LMX2594时、无法对齐相位。 我怀疑这可能是因为两个 LMK04828未正确同步。

    此致、

    京达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jingda:  
    进一步研究后,它出现为 CAT1 SYNC, VCO_PHASE_EN 必须始终设置,你将不需要 外部 PSYNC。 所有器件只需共享相同的基准时钟源即可保持相位关系。  
    https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1174807/lmx2594-some-questions-about-category-for-sync-mode

    您需要确保馈入 LMX 的 LMK 器件输出为相位对齐。 如果我没有错,有两种方式来做这:

    1.使用外部 SYNC 在 LMK 器件之间对齐输出。  

    2利用 ZDM (零延迟模式)  

    不过、我会让更熟悉抖动清除器的应用工程师对此进行更多评论。  

    此致、  

    维森特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Prado

    说实话、当我启用此选项时、我观察到输出不能被锁定。

    如果可能、您能否根据我之前提供的.tcs 文件提供一个时钟文件模板?

    /cfs-file/__key/communityserver-discussions-components-files/48/LMX2594_5F00_500M_5F00_Ref_5F00_500M_5F00_Out_5F00_3000M.tcs

    谢谢。

    此致、

    京达

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jinda:  
    这绝对是奇怪的。 假定 LMK 器件的输出稳定、您应该能够锁定 LMX 器件的 VCO、即使它们异相也是如此。  
    在您的配置中、PFD 频率极低。 通常、我们希望使 PFD 尽可能大、以获得更佳的相位噪声。  

    我附加了一个修订后的配置。 请注意、器件不锁定的问题与器件之间没有相位对齐输出的问题是分开的。 我们首先需要确保事先锁定器件。 一旦我们成功锁定器件、我们需要重点关注、让来自 LMK 器件的参考 CLK 在馈送到 LMX 器件时进行相位同步。  

    我将会在适当的 LMK 配置中提供他的输入。

    e2e.ti.com/.../2867.LMX2594_5F00_500M_5F00_Ref_5F00_500M_5F00_Out_5F00_3000M.tcs

    此致、  

    维森特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    晶达市

    1.使用外部 SYNC 在 LMK 器件之间对齐输出。  

    2利用 ZDM (零延迟模式)  

    [/报价]

    Vicente 是正确的、为了同步所有输出、您将需要触发同步以复位输出分频器。  如果您在配置时需要支持、请告诉我。  零延迟模式可用于创建从输入到输出的确定性相位关系。  

    此致、

    将会