This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214:LP-HCSL 默认输出设置

Guru**** 2390735 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1366198/cdce6214-lp-hcsl-default-output-setting

器件型号:CDCE6214

工具与软件:

大家好、

  1. 我的客户想要在不编程的情况下使用 LP-HCSL 100MHz 输出。
    只是为了确保、要获取100MHz LP-HCSL、 HW_SW_CTRL 引脚必须为低电平、以加载页0。
    这种理解是否正确?
    数据表第40页说明了与下图相反的设置。
    该器件出厂配置为提供:
    •HW_SW_CTRL =时、带有25MHz XTAL 的100MHz LVDS L 。 启用 OUT0上的25MHz 输出。
    •带25MHz XTAL 和 HW_SW_CTRL 的100MHz LP-HCSL = h 。 启用 OUT0上的25MHz 输出。
  2. 当使用 PAGE 0 (HW_SW_CTRL=L)时、 PDN/SYNCN 引脚的默认设置为 PDN?
    客户希望在器件不使用时禁用输出以节省电力。
  3. 他们希望防止通过 I2C 重写设置。
    在数据表的第33页、它指出"对于经出厂编程的器件、当 HW_SW_CTRL 为低电平时 I2C 接口不可用。"
     HW_SW_CTRL 引脚是否具有双重功能(I2C 的控制访问和 EEPROM 页面选择)?

此致、

太田麻吾

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shota、

    我们将确认并在下周早些时候与您联系、因为周一是美国假日。

    此致!

    CRIS

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shota、

    是的、当 HW_SW_CTRL = L 时、加载第0页。 数据表中存在错误、 当 HW_SW_CTRL = L 时、100 MHz LP_HCSL 输出在 OUT1-OUT4上启用。

    2.是的,您是正确的。 PDN_INPUT_SEL 字段的寄存器位地址为 R0[14]、在 HW_SW_CTRL = L 时设置为0。

    另请注意以下有关 PDN 引脚的配置以及数据表中的其他信息:"对于非单调或较慢的电源斜升、建议下拉 PDN 引脚、直到 VDD 引脚达到其最终值的95%。 PDN 引脚具有50 kΩ 上拉电阻器。 当无法对 PDN 引脚进行主动控制时、TI 建议在 PDN 引脚上的 GND 连接一个电容器、以延迟复位的释放。 "(第5页)

    3。正确、设置 HW_SW_CTRL = L 既将选择 EEPROM 的页0、也将禁用 I2C 接口。

    此致!

    迈克尔