This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:原理图审阅

Guru**** 2513185 points
Other Parts Discussed in Thread: LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1383864/lmk04828-schematics-review

器件型号:LMK04828

工具与软件:

尊敬的团队:

附加了 ADC IC 的 LMK 时钟原理图。 请回顾并提供相关反馈。

此致、
Kaushal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaushal,

    你张贴了带有机密标记的文档,所以我从你的帖子中删除了它们。 将来、请勿在公共论坛上发布带有保密标记的文件

    编辑:很抱歉、我把海报名称上的符号弄混了、认为这是由 TI 内部来源(而不是外部来源)造成的。 如果您可以自行决定在此处发布、请忽略事先通知-这是您的原理图。

    也就是说、我在删除之前已经审阅了原理图、我看不到任何问题。

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Derek  

    感谢您对 LMK04828时钟进行原理图审查。 我们将继续处理当前的设计和版本  

    此致、
    Kaushal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    此外、LMK 电源输入的数据表中推荐使用多铁氧体、如下图所示

    因为我们之前没有在附加的电路中添加这些功能、据说没有问题、所以确实需要这些功能。 您能否确认相同之处?

    此致、
    Kaushal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    严格地说、它们不需要获得功能输出时钟。 它们可能需要以获得高性能、低噪声输出时钟。

    LMK0482x 具有许多内部 LDO 来滤除<LDO 20MHz 范围内的杂散影响、并采用片上旁路电容和键合线电感来形成低通滤波器、从而滤除>LDO 200MHz 范围内的杂散噪声。 从广义上讲、这些数字可能会有所不同、但关键在于、从低10s 的 MHz 到低100s 的 MHz 之间存在大约十倍频程的间隔、该间隔没有可滤除杂散影响的片上机制。

    • 我们至少建议在工作频率不同的时钟输出电源之间放置铁氧体磁珠、因为时钟频率通常在未滤波范围内、或者在该范围内有谐波。 通常不需要在所有时钟电源上使用第二个铁氧体。
    • 如果 OSCin 和 OSCout 频率相同、或者未使用 OSCout、则这些电源可以共用一个铁氧体磁珠。 如果 OSCin 与其中一个时钟输出组的频率相同、这也允许 OSCin (以及可能的 OSCout)与一个或多个 CLKout 电源共享铁氧体磁珠。 不建议这样做的一种情况是、OSCin 和 CLKout 相位偏移之间的 POR 到 POR 变化非常小(<1ps)、甚至可以通过 ZDM 和精心的同步设置来缓解这种情况。
    • N 分频器电源通常不需要铁氧体磁珠、因为噪声是高频噪声且全部包含在片上。
    • 我们强烈建议在 PLL2电荷泵(CP)电源上使用铁氧体。 该电源上没有 LDO、它可以将杂散直接注入 VCO 的控制电压、该电压将显示在所有输出上。 PLL 环路带宽有助于在较高频率下抑制某些杂散、但对于-100MHz LaunchPad、铁氧体磁珠可能非常有用。
    • 同样、可能不需要将次级铁氧体磁珠用于 PLL2电源。
    • 其他电源组合在一起的原因有几个:
      • VCO 上的 LDO 专为较大的 PSRR 带内设计。
      • 我们知道数字电源的噪声曲线、该曲线要么被 LDO 抑制、要么包含在片上。
      • PLL1电源在环路带宽如此低的 PLL 上运行、数字电源的任何噪声都不会影响整体相位噪声性能。 VCO 电源并不会真正产生噪声-初级杂散在 GHz 范围内、并且包含在片上。
      • 唯一可能的噪声污染是从 CLKinX 到 VCO、如果一个不是另一个的严格倍数。 如果输入频率在10 -100MHz 范围内、可能需要使用铁氧体磁珠将 PLL1电源与其他两个电源分开。

    最后、决定使用多少个铁氧体磁珠取决于应用对杂散噪声的耐受性。 如果您需要获得出色性能、请放置铁氧体、以将10个不同的-200MHz 信号相互隔离。 如果您的应用能够耐受杂散或抖动要求宽松、则可以放宽铁氧体要求(例如、只需要不同单调信号的数字时钟)。 我通常建议人们至少为铁氧体磁珠放置一些封装、如果不需要这些封装、则可以插入0Ω 电阻器。如果结果表明您不需要这些元件、则总体成本差异可以忽略不计;如果结果表明您确实需要这些元件、则比重新旋转 PCB 便宜得多。