工具与软件：
您好！
我有一个关于如何为 LMK04832的多芯片提供同步脉冲的问题：
需要将同步脉冲 与 LMK04832的基准时钟同步？ 以下两种方案能否获得相同的 同步 精度？
如下图所示、参考时钟和同步脉冲均来自另一个双 PLL、例如 LMK04828或 LMK04832。 在这种情况下、 来自 DUA-PLL 的 SDCLKout 的同步脉冲 与 DCLKout 同步 、DCLKout 是 下一个 LMK04832的 CLKIN 的参考时钟
图1.
如下图所示、 同步脉冲来自 MCU 或 CPU (通过缓冲器扇出)。 该同步脉冲 完全与下一个 LMK04832的基准时钟异步。
图2.
提前感谢！
此致！
Jason
嗨、Andrea：
我已经阅读了名为"JESD204B 多器件同步使用 LMK0461x"的应用报告、这是我在该主题中提出问题的原因。 在该报告中、配置 5 与配置3类似、不同之处在于 SYNC/SYSREF_REQ 不是与时钟同步的器件1、而是异步应用于两个从器件。 如果在从器件的脉冲模式下使用 SYSREF、则两个从器件输出端的 SYSREF_REQ 边沿到 SYSREF 上升沿可能会因一个 SYSREF 周期而异。 LMK04832与 LMK04616的双 PLL 芯片类似、我认为 LMK04832 也有同样的 情况。 但是、在我的应用中、我必须 随时对齐两个 LMK04832的所有 SYSREF 输出。
图1： 配置 3
图2： 配置 5
非常感谢！
此致！
Jason
嗨、 Andrea：ć
感谢您及时作出响应。 但是,对不起,我不明白你的观点。
我知道连续 SYSREF 的配置3和5之间没有区别。 但我想对齐 来自两个从器件的脉冲 SYSREF 输出。 配置5将 随下图所示的一个 SYSREF 周期随机变化。 因此、您的建议是 建议我 在我的原始文章中使用 Figure 1、对吗？
再次感谢！
此致
Jason
Jason、
很抱歉混淆。 是的、我建议您使用原始帖子中的图1 (也在下面再次复制)。
此致！
Andrea
Jason、
感谢您的分享。 由于 LMK04832中的重定时功能(未意识到这可能是一个选项)、Derek 正确。 请注意(正如他提到的)、这只有在您使用时才可行 同一器件参考被馈入所有 LMK04832的 CLKIN。 这将保证所有 LMK04832之间的关系。 如果为真、则 SYNC 不必是时序关键型。 每个 LMK04832不需要同时进行 SYNC、因为该 SYNC 信号是在 LMK04832中与 SYSREF 分频器输出(即 SYSREF 时钟)一起进行重新定时的、并且在遵循同步分频器步骤时、SYSREF 时钟会在内部同步到输出。 因此、当对所有 LMK04832使用相同的基准时、SYNC 输入将连接到所有输出。
我已经添加了下图、该图展示了内部 SYSREF 电路。
LMK 均在具有 SYSREF 反馈的嵌套 ZDM 下工作、 因此不同 LMK 上的10M SYSREF 输出相互对齐
未激活 ZDM。 在内部、芯片会将所有输出(SYSREF 和器件时钟)对齐到同一个 VCO 边沿。 这会将输出对齐在一起。 无需 ZDM。
在未对齐的同步信号 被10M SYSREF 重新计时后、不同 LMK 上的同步信号将不同于10M 周期的倍数
由于10MHz 在所有 LMK04832中将是同一个源(假设这是真的、如果 Derek 所说的不起作用)、因此它们将对齐/重新计时的周期/相位将相同。
[报价 userid="519110" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1391231/lmk04832-whether-does-sync-need-to-be-synchronized-by-reference-clock-to-lmk04832-when-i-want-to-sync-multi-chip-of-lmk04832/5337335 #5337335"]如果输出时钟不是 10MHz 的倍数(例如125m)、我认为它必须使用 外部广播 同步 、对吗？这不是真的。 输出与 VCO 相关、而 VCO 与通过 PLL 的输入相关。 因此、PLL 可确保 VCO 与输入相关。
希望这对您有所帮助！ 如果有任何不清楚的地方、请告诉我。
此致！
Andrea
