This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03328:初始化时间

Guru**** 2387830 points
Other Parts Discussed in Thread: LMK03328
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1435391/lmk03328-initialization-time

器件型号:LMK03328

工具与软件:

尊敬的先生/女士:

我以 LMK03328为目标、假设为"硬引脚模式"。

我有以下问题:

1) 1)在引脚 PDN 从低电平变为高电平时、将加载所选的 ROM 页面。 (请参阅数据表中的 a.o 图10-9)。

从 ROM 初始化时、"配置所有器件设置"需要多长时间?

2) 2) 当脉冲 PDN 以复位器件时、应遵守哪些时序?

3) 3)我计划选择 ROM 配置、并通过 I2C 应用必要的增量。 后跟软件复位(R12.7)。
如果我通过 I2C 更改"输入缓冲区配置"(请参阅表8-3)、从采用 ROM 设置加电到 I2C 设置生效的时间内是否有损坏风险? 还是要根据具体情况进行检查?

非常感谢您的支持。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Sciocp、

    1. 这将是从电源斜升到输出锁定的10ms 总斜坡时序的一部分(假设加载的 ROM 页面支持提供的输入时钟)。 在这种情况下、时序是从 PDN 引脚变为高电平到提供的输出时钟。 此特定步骤所需的时间<< 1ms。
    2. 存储器加载在 PDN 引脚失效时触发。 我们没有在再次拉高之前将 PDN 保持在低电平的最小时序规格- 100us 应该足够了。
    3. 如果使用差分输入时钟、则任何输入缓冲器设置都不会出现问题。  对于 LVCMOS 输入、只要电压不超过 VDDIN (对于 PRIREF、最大为2.6V、对于 SECREF)、就不应该存在问题。

    谢谢!

    Kadeem