• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 195 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK1C1108：时钟输出和1G 的上拉电阻

admin
Guru**** 2386620 points
Other Parts Discussed in Thread: TMAG5273, LMK1C1108
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1440690/lmk1c1108-pull-up-for-clock-output-and-1g

器件型号：LMK1C1108
主题中讨论的其他器件：TMAG5273

工具与软件：

嗨、团队：

我正在考虑使用21 LMK1C1108将 SCL 从一个 FPGA 分发到161个 TMAG5273。

问题1。 每个输出是否都需要上拉电阻器？ (它进入 TMAG5273)

它是否应该按照下图所示进行连接？

https://www.ti.com/lit/an/slva689/slva689.pdf

问题2： 1G 是否需要上拉电阻器？ (数据表中说"通常使用外部上拉电阻器连接到 VDD "、但仅用于确认。)

此致、

广目

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的广目：

    Q1：应该将 SDA 和 SCK 线路上拉至 VCC。 该图提供了一个很好的遵循示例-上拉每个器件的输出可防止 V_OL 摆动过低。  

    Q2：实例化一个外部上拉电阻器将启用输出。 内部下拉和外部上拉将用于偏置引脚。 理想情况下、选择一个能够将引脚保持在高电压电平的上拉电阻器。

    谢谢！

    Michael