[参考译文] LMK1C1104：生成非50%占空比

尊敬的 Prasoon：

LMK1C11xx 可以采用非50%占空比输入。  
如果您的输入占空比为50%、则所有输出都将是50%占空比-您将无法同时实现50%和25%占空比输出。  

此致、

Vicente

尊敬的 Prasoon：
正确、遗憾的是、我们没有能够同时生成4个不同占空比的时钟缓冲器。  

此致、  

Vicente  

您好、Vicente：

谢谢。 我理解。

有什么关于将其扩展到600MHz 1GHz 范围的建议吗？  

尊敬的 Prasoon：

在该频率范围内、您需要使用差分信号、因为大多数 LVCMOS 输出要么上传到250MHz  

此致、

Vicente

到目前为止、我认为我们没有回答这个核心问题：是否存在生成所需的各种信号占空比的方法？

据我所知、没有这种性质的专用自定义占空比 CMOS 脉冲 IC。 您需要自己构建一些东西。  

此处面临的部分挑战是、为 CMOS 输出生成10%占空比脉冲实际上是生成比所需带宽高5倍的信号的要求。 当占空比为10%(有效带宽为1250MHz)时、250MHz 上限会明显更令人生畏。 还考虑到 CMOS 信号应该是方波、方波是较高阶谐波的傅里叶和、假设我们至少需要进行最多5个谐波的衰减、以便得到类似于平方波的信号、即6750MHz。 10%占空比250MHz 输出所需的实际输出带宽比脉冲周期间隔的建议值高约1.4个数量级。 这对 CMOS 实现而言非常具有挑战性。 没有74个串联逻辑有助于满足这一要求、因为这些器件的传播延迟和压摆率不适用于极端占空比或传输线路驱动器。 有些供应商确实销售 GHz 级逻辑元件、它们大多数使用差分输入和输出运行(而不是 TI -在 Microchip、OnSemi 或前 Hitite (现为 Analog Devices)中存在少量产品)。 您还可以利用相同供应商的稍复杂的器件、如 D 触发器和 T 触发器、来实现与逻辑门相似的效果-我将如何使用更复杂的逻辑器件实现这一点的具体细节留给您。

没有解决您问题的直接解决方案、但有一种方法可能是在分配模式下使用 LMK01000或 LMK04832等数字延迟缓冲器、以及将输出分频器同步到时 钟分配路径的独立边沿、以对齐两个输出、从而可以将逻辑门应用于标称50%占空比的高速差分时钟输出、以实现相当的占空比。 例如、要生成占空比为10%的100MHz 输出、可以使用1GHz 分配模式时钟、将输出分频到100MHz 两次、并将其中一个输出相移四个1GHz 时钟周期、然后对输出应用"与"运算 。

至于如何再次将输出转换为 CMOS、您可以将高带宽差分连接到 CMOS 缓冲器(如 SN65LVELT23或 OnSemi MC100EPT21)、也可设计您自己的可从差分输入信号仿真 CMOS 输出电平的放大器级。

在更高的频率下、原则上仍然可以使用上述相同的方案、但带宽要求会使大多数逻辑组件过于缓慢、正如您已经观察到的那样、您肯定需要像 LVPECL 或 CML 这样的高速差分信令标准。 我们的延迟缓冲器无法再使用10GHz 时钟分配路径本机运行、因此您可能需要使用两个独立的合成器(如 LMX2594或 LMX2820)、并使用分数分频器 MASH 种子调整两个同步器件之间输出的相位。 或者、您可以使用 DDS39RF10等高速 DAC 和一些脉冲整形/滤波功能来合成近似平方的输出。  在任何一种情况下、您都可能面临这样的挑战：如何在输出端执行高速逻辑门操作以生成所需的输出占空比、以及如何将此形状转换为 在传输线路上使用的标称方波脉冲。 我怀疑在1GHz 频率下没有执行差分至单端转换的 IC。 如果平衡-非平衡变压器具有宽带宽并且脉冲是连续的、则差分输出上的平衡-非平衡变压器可能可行、但单实例脉冲可能不是可行的。 否则您将不得不独自承担构建您自己的放大器级的任务。