请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04832 工具与软件：
你(们)好
系统中有两个 LMK04832。 我还阅读了有关同步多个 LMK0482x 器件、或提供比单个 LMK0482x 器件更多的 JESD204B 输出的文档。
#1 PLL 输出
100MHz 为器件时钟(CLKout0到 CLKout8)、而156.25MHz 为器件时钟 CLKout10/CLKout12。
1.25MHz 上的所有 SYSREF 输出(CLKout1至 CLKout13)。 可被100MHz 和156.25MHz 整除。
#2
从两个 LMK04832输出对齐
1.如果 PLL 设置为单环路0延迟模式、且 FBMUX 连接到 CLKout8、则器件时钟输出对齐而不切换 SYNC。
2.但 SYSREF 不是。
3.我知道 FBMUX 应该设置为 SYSREF、但是如果这样做、PLL2将不会被锁定。
#3.
REF CLK IN 用于 单环路0延迟
1. OSCin 是否必须用于此模式？
2.是否可以使用 CLKin1？ 从 TICS Pro、PLL1和2窗口(或 Pan)似乎可以
3.如果 FBMUX 设置为 SYSREF、PLL2 (PLL1)的设置是什么、例如 PLL1 NCLK 多路复用器、PLL2 RCLK 多路复用器、PLL2 NCLK 多路复用器等
4. TXT 文件已附加、如下所示。 如果 TI 专家能够提出要改变的建议、将不胜感激。
#4.
SYNC 引脚或 SPI SYNC。
在本例中是否必须使用 SYNC 引脚？
希望尽快收到消息。 非常感谢。
