• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 231 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33216EVM：DPLL/APLL 相锁

admin
Guru**** 2378650 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1470412/lmk5b33216evm-dpll-apll-phase-lock

器件型号：LMK5B33216EVM

工具与软件：

您好！

我们在使用 DPLL3的基准输入配置、该配置似乎消除了其锁定状态信号的丢失。 在测量基准输入和相对输出时、我们似乎无法正确看到它们的锁相。 DPLL 状态寄存器和显示输出/输入已锁相之间是否存在关系？ 配置中是否缺少有助于调整反馈系统频率/相位以保持输出锁定相位的东西？

e2e.ti.com/.../LMK5B_5F00_tics_5F00_pro_5F00_BP_5F00_v7.tcs

谢谢！

Tom